[发明专利]一种SOI MOS器件及其制作方法

说明书

本发明提供一种SOI MOS器件及其制作方法，所述SOI MOS器件的源区采用加固源区，其结构由中间部分的重掺杂第一导电类型区、从纵向两端及横向外端包围所述重掺杂第一导电类型区的重掺杂第二导电类型区以及浅第一导电类型区组成，这种加固源区在不增加器件的面积的情况下可有效抑制SOI器件的总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电。并且本发明在有效抑制总剂量效应的同时，还可以抑制浮体效应。本发明消除了传统抗总剂量加固结构增加芯片面积以及无法全面抑制总剂量效应的缺点，且本发明还具有制造工艺简单、与常规CMOS工艺相兼容等优点。

技术领域

本发明属于半导体制造技术领域，涉及一种SOI MOS器件及其制作方法。

背景技术

SOI(Silicon-On-Insulator)是指绝缘体上硅。SOI技术自被发明以来，由于其天然的抗单粒子栓锁效应、寄生电容小、集成度高、功耗低等特点而应用到半导体制作领域。航天电子元器件由于其较体硅具有抗单粒子效应的优势而广泛。

由于航天电子元器件工作环境恶劣，常常受到粒子辐射而导致器件性能影响；其中最常见的是总剂量效应和单粒子效应。由于相对体硅工艺而言，SOI器件在顶层硅和衬底之间添加一层BOX绝缘层，从而彻底地抑制了体硅中容易发生的单粒子栓锁现象；另外，这BOX绝缘层，使得单粒子效应产生的电荷数较少而使得SOI器件在单粒子效应下情况有所缓解。所以，SOI器件的总剂量效应较单粒子效应得到较多关注，也是亟待解决的问题。另一方面，SOI器件的浮体效应也是由于BOX绝缘层而带来的负面影响。

总剂量效应发生时，粒子提供额外能量，使得绝缘体材料某些电子被电离出来，形成电子空穴对，一部分电子和空穴复合后，还有一部分电子空穴对自由移动。在工艺离子注入、退火、刻蚀等步骤中，使得晶格原子失配造成缺陷；在电场作用下，由于电子迁移率较高，不易受其俘获，容易从绝缘材料中释放掉，但空穴较容易被俘获，在电场作用下向绝缘材料和Si材料界面移动，最终形成界面态、固定正电荷；这些电荷使得器件本身阈值电压、漏电发生变化，这种情况下N型MOS管中较为明显。随着工艺节点发展，一般认为当栅氧厚度小于3nm时，总剂量造成栅氧中的积累电荷不足以引发阈值电压、漏电变化，故可以忽略掉。SOI器件中绝缘材料只存在栅氧和场氧两种情况，所以，总剂量效应对SOI MOS器件造成的影响主要通过场氧表现出来。

普通SOI MOS器件由于总剂量效应而引发的漏电可以通过图1a说明，图1a中示出了SOI MOS器件的栅区101、源区102及漏区103，其中，场氧与Si界面产生的电荷导致侧壁漏电和Box漏电。图1a中还示出了部分漏电流I_a及I_a’。为了更好说明其漏电情况，请参阅图1b，其显示为图1a所示结构的A-A’向剖面图的一部分，包括源区102、栅氧104、浅沟槽隔离结构105(Shallow Trench Insulation，简称STI)及埋氧层106(BuriedOxide，简称BOX)；如图1b所示，侧壁漏电大致可以分为栅氧与浅沟槽隔离结构接触部分、浅沟槽隔离结构、浅沟槽隔离结构与埋氧层接触部分以及埋氧层接触部分漏电，简称为上边角、侧壁、下边角以及Box漏电。

为了解决总剂量效应导致MOS器件阈值电压变化以及漏电增加情况，通常使用H型栅结构来进行加固，如图2a所示：在H栅的两端形成的重掺杂P型区与栅氧下面的P型体区相连。因为H栅两端的体接触区107部分改为重掺杂P型区，而非绝缘体材料，从而抑制总剂量效应带来的电荷积累，使得漏电减少。请参阅图2b，显示为图2a所示结构的B-B’向剖面图的一部分，其中，H栅对应的漏电主要为Box漏电以及少量的下边角漏电。虽然H栅可以解决上边角以及侧壁漏电和大部分下边角漏电问题，但是其Box漏电以及少量的下边角漏电情况仍然存在；并且其器件面积大大增加。

因此，如何提供一种SOI MOS器件及其制作方法，在保证不增加芯片面积的前提下有效抑制SOI器件的总剂量效应，成为本领域技术人员亟待解决的一个重要技术问题。

发明内容