[发明专利]带有升压模块的D类芯片中的三角波产生电路

说明书

技术领域

本发明涉及三角波产生电路，尤其涉及一种带有升压模块的D类芯片中的三 角波产生电路。

背景技术

D类芯片，具体地D类功放芯片工作时，靠输入信号让晶体管进入饱和状态， 其晶体管相当于一个接通的开关，把电源与负载直接接通。理想晶体管因为没有饱 和压降而不耗电，实际上晶体管总会有很小的饱和压降而消耗部分电能。这种耗电 只与管子的特性有关，而与信号输出的大小无关，所以D类芯片特别有利于超大 功率的场合。

D类芯片实际应用于耳机、音箱等音频设备的时候，往往还需要接入DC/DC 升压电路，因此为了应用的方便，现在已经发展出了带有升压模块的D类芯片。 相比于原有的技术，这种带有升压模块的D类芯片具有更广电压适用范围。

对于升压模块的调制频率和D类芯片的调制频率相同的带有升压模块的D类 芯片，三角波和时钟信号(clk)可以在其中的同一电路中产生；但是，对于升压 模块的调制频率和D类芯片的调制频率不同的带有升压模块的D类芯片，三角波 和时钟信号(clk)是不可以在其中的同一电路中产生的。所以对于后一种情况， 为了保证两个电路产生三角波和clk相位相同，一般会用到锁相环电路，电路相对 比较复杂。

因此，本领域的技术人员致力于开发一种带有升压模块的D类芯片中的三角 波产生电路，实现用结构较为简单的电路产生与clk相位相同的三角波。

发明内容

为实现上述目的，本发明提供了一种带有升压模块的D类芯片中的三角波产 生电路，其特征在于，包括电流产生模块、全差分运算放大器、第一RC并联支路、 第二RC并联支路、第一开关管、第二开关管、第三开关管和第四开关管；

所述第一开关管的栅极接受第一时钟信号，源极与所述电流产生模块的第一输 出端相连，漏极与所述第一RC并联支路的第一端相连；所述第二开关管的栅极接 受所述第一时钟信号，源极与所述电流产生模块的第二输出端相连，漏极与所述第 一RC并联支路的第一端相连；

所述第三开关管的栅极接受第二时钟信号，源极与所述电流产生模块的第一输 出端相连，漏极与所述第二RC并联支路的第一端相连；所述第四开关管的栅极接 受所述第二时钟信号，源极与所述电流产生模块的第二输出端相连，漏极与所述第 二RC并联支路的第一端相连；

所述电流产生模块的第一输出端和第二输出端输出的电流大小相等，方向相 反；所述第一时钟信号与所述第二时钟信号彼此反相；所述第一RC并联支路和所 述第二RC并联支路彼此对称；

所述全差分运算放大器的同相输入端与所述第一RC并联支路的第一端相连， 反相输入端与所述第二RC并联支路的第一端相连，同相输出端与所述第二RC并 联支路的第二端相连，反相输出端与所述第一RC并联支路的第二端相连；

所述全差分运算放大器的反相输出端输出第一三角波，同相输出端输出第二三 角波，所述第一三角波与所述第二三角波彼此反相。

进一步地，所述第一开关管为PMOS管MP3，所述第二开关管为NMOS管 MN4，所述第三开关管为PMOS管MP4，所述第四开关管为NMOS管MN3。

进一步地，所述第二时钟信号为所述第一时钟信号经过一个反相器后的输出信 号。

进一步地，所述第一RC并联支路由并联的电容C2和电阻R2构成，所述第 二RC并联支路由并联的电容C3和电阻R3构成，C2＝C3，R2＝R3。

进一步地，所述电流产生模块包括电流产生支路、第一电流镜和第二电流镜， 所述第一电流镜连接在所述电流产生支路和所述PMOS管MP3的源极之间，所述 第二电流镜连接在所述电流产生支路和所述NMOS管MN3的源极之间。

进一步地，所述电流产生支路包括误差放大器、NMOS管MN1和电阻R4； 所述误差放大器的正相输入端接受来自外界的电压VA，反相输入端连接到所述 NMOS管MN1的源极，输出端连接到所述NMOS管MN1的栅极；所述NMOS 管MN1的漏极与所述第一电流镜相连，所述NMOS管MN1的源极经过所述电阻 R4接地；

所述电压VA＝PVDD/N，其中PVDD为电源电压，N为自然数，N能被调节。