[发明专利]一种高速背板总线通讯控制装置及方法

说明书

技术领域

本发明属于通讯技术领域，特别涉及一种高速背板总线通讯控制装置及方法。

背景技术

一般大型PLC系统或测控装置的硬件结构一般由电源模件、中央处理单元（CPU）模件、工业实时以太网通讯主从站、IO模件、专用功能模件及背板组成，软件由可编程配置软件、工业实时以太网通讯调度软件及各类IO模件应用软件组成。大型PLC或测控装置内可根据工业控制现场的应用需求不同，在插箱内各位置配置各自所需功能的模件，从而组成灵活且复杂的工业测控系统。

早期PLC或测控装置由于控制现场设备不多，测点数量和通讯数据量较小，一般只需要设计并配置一些数据量不大的IO模件就可以。随着工业控制现场设备的增多和规模的不断扩大，对PLC或测控制装置的要求越来越高，PLC或测控装置向着智能化、网络化、复杂化等方向发展。在一个插箱内，除了数据量较小的普通IO设备之外，还会配置实时以太网通讯模件、高速采样模件及通讯管理模件等，这些模件外部可接入的测点数量多、采集或通讯的数据量大，如4网口实时以太网模件的各网口通讯速率达100Mbps，12通道高速数据采集模件各通道最高采样速率为10kHz，通讯管理模件最高支持8个通道通讯速率为115200pbs的RS485接口等等，虽然这些模件自身可对数据进行一定预处理，如对通讯模件报文的拼包解包、高速数据采集模件的测值滤波及分析等功能，但是插箱内CPU模件仍然需要从这些模件获取大量的数据进行计算、分析及逻辑判断。

现有技术方案一般对测点数量较少的普通IO模件采取CAN总线或则RS485总线实现CPU和模件之间通讯，而对测点多数据量大的高速模件则采用并行LocalBUS或PCI（PeripheralComponentInterconnect）总线，背板设计中这两种总线并存，以实现高速与大数据量的输出。

由于现有技术方案对测点多、数据量大的高速模件则采用并行LocalBUS总线或PCI总线。现地总线或PCI总线一般采取并行总线，为进行大数据量传输，一般设计16位甚至32位数据线，同时需要多根地址线和一些读写控制信号线。同时为实现更高的通讯速率，需要对这些信号进行严格阻抗控制和时序控制，否则会造成通讯过程误码率过高，造成背板设计难度增大、面积增加和生产成本的大幅上升。由于工业控制现场对PLC的可靠性要求越来越高，一般要求CPU模件双机热备、各模件支持热插拔和在线带电更换等功能，而现地总线和PCI等由于信号线较多，插拔后模件自动识别的驱动无法实现，热插拔难度较大，暂无较为成熟的热插拔方案。

随着数字技术的快速发展，可编程逻辑控制器（FPGA或CPLD）工作频率和密度越来越高，成本却越来越低，本发明一种高速背板总线通讯控制策略正是采用CPU处理器、可编程逻辑控制器、热插拔控制电路等，实现CPU模件和高速模件中间大数量的交互、支持模件的带电热插拔功能，其上电自动识别和总线扫描方式可以提高背板总线的利用效率，解决工业现场对大型PLC或测控装置的要求。

一般大型PLC或测控系统，采用CAN总线或RS485总线，也有一些自定义的高速通讯总线，但是其通讯速率达不到100Mbps，且不支持热插拔功能等，同时其模件在线和不在线时始终扫描该模件，造成总线利用率的降低。

发明内容

发明目的：本发明提供了一种高速背板总线通讯控制装置及方法，以解决现有技术中的问题。

技术方案：为了实现上述目的，本发明采用以下技术方案：

一种高速背板总线通讯控制装置，其特征在于：包括高速总线背板，所述高速总线背板上连接有若干个高速通讯总线模件，所述高速通讯总线模件包括CPU处理器、可编程逻辑控制器、第一M-LVDS接口、第二M-LVDS接口、第一热插拔控制电路和第二热插拔控制电路，其中：可编程逻辑控制器包括发送模块、发送双端口RAM、发送CRC校验模块、并转串模块、串转并模块、接收CRC校验模块、接收双端口RAM和接收模块；所述CPU处理器依次连接发送模块、发送双端口RAM、并转串模块、第一M-LVDS接口和第一热插拔控制电路，所述发送双端口RAM和并转串模块之间还连接有发送CRC校验模块；所述第二热插拔控制电路依次连接第二M-LVDS接口、串转并模块、接收双端口RAM、接收模块和CPU处理器，所述串转并模块和接收双端口RAM之间还连接有接收CRC校验模块；