[发明专利]一种解码型垂直栅3D NAND及其形成方法

权利要求书

1.一种解码型垂直栅3D NAND形成方法，其特征在于，包括以下步骤：

提供衬底；

在所述衬底之上形成第一隔离层；

在所述第一隔离层之上形成一层或多层半导体层；

刻蚀所述一层或多层半导体层以形成多个沟槽，所述多个沟槽延伸至所述第一隔离层的顶部表面；

对所述多个沟槽的淀积二氧化硅形成二氧化硅隧穿层；

在所述二氧化硅隧穿层之上淀积氮化硅电荷俘获层和二氧化硅阻挡层；

在所述多个沟槽内和横跨所述多个沟槽的顶部的所述二氧化硅阻挡层之上形成栅极结构；

横跨所述多个沟槽的顶部的所述二氧化硅阻挡层之上形成多晶硅层；

对所述栅极结构刻蚀多个栅极材料填充孔，所述多个栅极材料填充孔延伸至所述第一隔离层的顶部表面，对所述多晶硅层刻蚀源极材料填充孔，所述源极材料填充孔延伸至所述第一隔离层的顶部表面；

在所述源极材料填充孔和所述多个栅极材料填充孔内淀积电极材料。

2.根据权利要求1所述的解码型垂直栅3D NAND形成方法，其特征在于，所述衬底具有图形化表面。

3.根据权利要求1所述的解码型垂直栅3D NAND形成方法，其特征在于，所述衬底为Si、SiGe、SiC、GaAs、Ge、GaN、GaP、InP、Ga₂O₃、Al₂O₃、AlN、ZnO、LiGaO₂、LiAlO₂中的一种。

4.根据权利要求1所述的解码型垂直栅3D NAND形成方法，其特征在于，还包括以下步骤：

对所述一层或多层半导体层的指定区域进行重掺杂。

5.一种解码型垂直栅3D NAND，其特征在于，包括：

衬底；

形成在所述衬底之上的第一隔离层；

形成在所述第一隔离层之上一层或多层半导体层，其中，所述一层或多层半导体层内设置有多个沟槽，所述多个沟槽延伸至所述第一隔离层的顶部表面，所述一层或多层半导体层上刻蚀有多个孔，所述多个孔延伸至所述第一隔离层的顶部表面；

形成在所述多个沟槽之上的二氧化硅隧穿层；

形成在所述二氧化硅隧穿层之上的二氧化硅阻挡层；

多个栅极结构，所述多个栅极结构分别设置在所述多个沟槽内、横跨所述多个沟槽的顶部和所述一层或多层半导体层上的多个孔内；

多晶硅层，所述多晶硅层横跨所述多个沟槽的顶部且形成在二氧化硅阻挡层之上，所述多晶硅层上设置有源极。

6.根据权利要求5所述的解码型垂直栅3D NAND，其特征在于，所述衬底具有图形化表面。

7.根据权利要求5所述的解码型垂直栅3D NAND，其特征在于，所述衬底为Si、SiGe、SiC、GaAs、Ge、GaN、GaP、InP、Ga₂O₃、Al₂O₃、AlN、ZnO、LiGaO₂、LiAlO₂中的一种。

8.根据权利要求5所述的解码型垂直栅3D NAND，其特征在于，所述一层或多层半导体层上设置有重掺杂区域。