[发明专利]一种高速低功耗的动态比较器

说明书

本发明公开了一种高速低功耗的动态比较器，包括前置放大电路和再生锁存电路；前置放大电路包括时钟输出端、第一差分信号输入端、第二差分信号输入端、输出节点FN和输出节点FP；前置放大电路连接直流电源，输出节点FN合成直流电源的输出电压VDD和第一差分输入信号以输出第一差分输出信号，输出节点FP合成直流电源的输出电压VDD和第二差分输入信号以输出第二差分输出信号；再生锁存电路与前置放大电路的输出节点FN和输出节点FP连接，其可用于对第一差分输出信号和第二差分输出信号进行锁存，并输出第一输出信号和第二输出信号。本发明提供的动态比较器可在高速应用下快速实现低功耗动态锁存功能。

技术领域

本发明涉及模拟集成电路技术领域，尤其涉及一种高速低功耗的动态比较器。

背景技术

比较器(Comparator)是诸多集成电路(IC)的重要组成模块，比如模数转换器(ADC)、跨导放大器(OTA)、电压基准源(VR)和时钟数据恢复电路(CDR)，通过检测差分输入电压产生对应输出，显示幅度较大的输入电压信息。在现代通信系统中，伴随着便携设备对更轻重量和更小尺寸的不断需求，比较器需要以低功耗低成本的方式实现高速工作。然而，随着先进CMOS工艺尺寸的缩小(已到40nm和28nm，甚至更小)，核心电路的电源电压也跟着降低，但MOS管的阈值电压却不能以相同的比例降低，这限制了比较器的共模输入范围；更重要的是，为了能够实现高速操作，比较器中MOS管的尺寸需要更大，来补偿电源电压不断降低带来的影响，这就会带来更多额外的芯片面积占用和功耗消耗。

传统静态比较器的结构，如图1所示。该结构包括一对差分输入管、一个电流镜负载和一个电流源，会不断的比较两个输入信号，而不需要任何时钟信号来控制时序或使能，因此静态比较器一般可用在无法提供时钟信号的场合。然而，静态比较器会面临下冲和过冲的问题；而且，由于该结构的尾电流源一直工作，这会带来较大的静态功耗，尤其是在高速应用下。

传统静态锁存比较器的结构，如图2所示。该结构是在静态比较器的基础上引入了锁存信号latch，在复位阶段(latch信号处于低电平，两个锁存管M5a和M5b导通)，差分输出信号VOP和VON被拉低到地，四个MOS管M1a、M1b、M2a和M2b构成预放大器，通过M3a和M3b分别把电流镜像到输出端VOP和VON；另一方面，当latch信号变高，M5a和M5b均断开，流过M3a和M3b的电流将改变输出电压，进行再生过程。由于差分输入管(M1a和M1b)的漏极和输出端(VOP和VON)之间存在隔离，静态锁存比较器表现出低踢回噪声。然而，纯粹的静态功耗依旧让该结构无法再高速应用下被采用；另外，工作在电流受限区的M3a/M4a和M3b/M4b会拖慢该结构比较器的再生过程。

传统动态比较器的结构，如图3所示。该结构被广泛应用在高速ADC里，在比较操作前，CLK信号处于低电平，比较器进行复位操作，时钟控制管Mt断开，差分输出信号VOP和VON分别被预充电管M7和M8拉高到电源电压VDD；当CLK信号变成高电平，M7和M8断开，Mt导通，在VIP>VIN的情况下，所有的锁存管M3、M4、M5和M6开始再生过程，由于输入管M1比M2提前导通，输出端VON比VOP更早被拉低到电压VDD-|Vtp|，因此M6在M5之前导通，这时候VOP-VON就是被放大的输入差分电压VIP-VIN；最终，输出端VOP被拉低到地，VON被拉高到电源电压VDD；在VIP<VIN的情况下，比较器工作情况反之亦然。动态比较器结合强正反馈完成快速比较，同时对噪声和失配具有良好的可靠性；另外，一旦比较过程完成，电流自动停止，也就是说没有静态功耗。然而，由于动态比较器堆叠了较多的MOS管，需要较大的电压余度来获得合适的延迟时间，这会在低压深亚微米CMOS工艺下引起问题；还有，Mt主要工作在三极管区，导致尾电流依赖于输入共模电压，这会不利于再生过程。