[发明专利]一种估计TIADC并行采集系统时间偏移误差的方法有效

专利信息
申请号: 201610023333.5 申请日: 2016-01-14
公开(公告)号: CN105680858B 公开(公告)日: 2018-08-07
发明(设计)人: 郭连平;谭峰;张沁川;蒋俊;邱渡裕;赵勇 申请(专利权)人: 电子科技大学
主分类号: H03M1/10 分类号: H03M1/10
代理公司: 成都行之专利代理事务所(普通合伙) 51220 代理人: 温利平
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 估计 tiadc 并行 采集 系统 时间 偏移 误差 方法
【说明书】:

发明公开了一种估计TIADC并行采集系统时间偏移误差的方法,首先通过各通道ADC采样得到各通道采样值,然后分别对各通道采样值进行希尔伯特变换,接着进行反正切、相位补偿以及相位解旋操作得到各通道采样输出离散信号的相位。假设通道0为参考通道,即不存在时间偏移误差,则可根据前文离散信号相位与时间偏移误差的关系求出各个通道存在的时间偏移误差。

技术领域

本发明属于时间误差估算技术领域,更为具体地讲,涉及一种估计TIADC并行采集系统时间偏移误差的方法。

背景技术

当前,典型TIADC并行采集系统用M片采样率为fs/M的ADC进行前端采样,通过精确控制相邻两个通道ADC之间的采样时钟相位差为Ts=1/fs来实现M片ADC的并行逐次采样,再通过后端合成拼接实现以相同分辨率,而等效采样率提高为原来单片ADC采样率M倍,即fs对模拟输入信号进行采样。

如图1所示,正常情况下,理想的ADC并行采样不存在通道失配误差,然而,在实际工程应用中,单片ADC芯片的制作工艺以及印制电路板的布局布线不可能做到完全相同,这些差异将会引入通道失配误差。

其中,TIADC并行采集系统通道失配误差主要有三种:增益、偏置及时间偏移误差。三种误差在各个通道中如图2所示,其中,gi,oi(i=0,1,...,M-1)分别表示增益,偏置误差,Ti表示各通道ADC采样时刻,即

Ti=kMTs+iTsiTs

其中,δi表示通道i中的时间偏移相对误差,k表示每个通道抽样值序号。

理想情况下,gi、oi和δi三种通道失配误差值都应该为0,否则由失配误差引起的谐波分量将会出现在系统采样输出信号的频谱中,影响整个采样系统信噪比以及无杂散动态范围等指标,降低系统采样输出信号质量。

发明内容

本发明的目的在于克服现有技术的不足,提供一种估计TIADC并行采集系统时间偏移误差的方法,在假设整个TIADC并行采集系统的偏置与增益误差gi=oi=0的条件下,通过估算时间偏移误差来提高系统采样输出信号质量。

为实现上述发明目的,本发明一种估计TIADC并行采集系统时间偏移误差的方法,其特征在于,包括以下步骤:

(1)、设频率及初相已知的正弦信号x(t)为:

x(t)=Acos(2πf0t+θ)

其中,A为正弦信号x(t)的幅度,f0为正弦信号x(t)的频率,θ为正弦信号x(t)的初相;

(2)、将正弦信号x(t)经过TIADC并行采集系统采样后,得到各通道的输出信号,可表示为:

xi(n)=Acos(2πf0nMTs+2πf0(i+δi)Ts+θ)

其中,M为TIADC并行采集系统中ADC的总个数,i=0,1,2,…,M-1,δi为时间偏移误差,n为离散信号抽样值序号,Ts为TIADC并行采集系统等效采样周期;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201610023333.5/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top