[发明专利]一种万兆网EEB服务器主板

权利要求书

1.一种万兆网EEB服务器主板，其特征在于，主要包括处理器模块(1)，作为主板的运算、 控制和处理核心；PCI-E2.0Switch控制器模块(2)，为主板提供扩展的PCI-E2.0通道， 其芯片为64通道PCI-E2.0的PEX8664芯片；PCI-EtoPCI桥模块(3)，为主板提供32bit、 33/66MHz的PCI总线；BMC模块(4)，主板的基板管理控制器；I/O控制器模块(5)， 为主板提供常用的I/O接口；所述处理器模块(1)集成了2路×8的PCI-E2.0接口(1-1) 和2路64bit的DDR3存储控制器接口(1-2)，其中1路PCI-E2.0接口接PCI-E2.0Switch 控制器模块(2)，另外1路PCI-E2.0接口接出1个16×的PCI-E2.0扩展插槽，PCI-E2.0 Switch控制器模块(2)通过PCI-E2.0接口与I/O控制器模块(5)相连接，所述BMC模 块(4)通过自定义总线与所述处理器模块(1)相连接，通过PCI总线与PCI-EtoPCI 桥模块(3)相连接，PCI-EtoPCI桥模块(3)通过PCI-E2.0接口与PCI-E2.0Switch控 制器模块(2)相连接。

2.如权利要求1所述的服务器主板，其特征在于，所述处理器模块采用申威411处理器， 该处理器模块的DDR3存储控制器接口接出了2个DIMM存储器条插槽。

3.如权利要求1或2所述的服务器主板，其特征在于，所述PCI-EtoPCI桥模块(3)为 PEX8112，为主板提供32bit、33/66MHz的PCI总线，并接出1个PCI扩展插槽。

4.如权利要求3所述的服务器主板，其特征在于，所述BMC模块(4)采用Microsemi公 司的FPGA芯片A3PE1500-FGG484。

5.如权利要求4所述的服务器主板，其特征在于，A3PE1500-FGG484芯片上定义了4组智 能风扇接口信号、1组32bitPCI总线接口信号，1组PS/2接口信号、1组维护接口信号、 1组9针RS232接口信号、1组XBUS总线信号、2组SPI总线接口信号和上电复位、中 断信号。

6.如权利要求5所述的服务器主板，其特征在于，所述I/O控制器模块包括1个万兆以太网 控制器、4个SATA控制器、1个USB控制器、1个显卡控制器。

7.如权利要求6所述的服务器主板，其特征在于，所述的1个千兆以太网控制器为Celsius 公司的T5控制器芯片，该芯片与PCI-E2.0Switch控制器PEX8664的1路×8的PCI-E2.0 接口相连，接出2个SFP+(10GigabitSmallFormFactorPluggable)接口。

8.如权利要求7所述的服务器主板，其特征在于，由所述的T5控制器芯片接出1个 10/100/1000以太网PHY芯片。

9.如权利要求8所述的服务器主板，其特征在于，所述的10/100/1000以太网PHY芯片为 BCM5482SA2KFBG，并由该芯片接出了2个10/100/1000M的RJ-45接口。

10.如权利要求6所述的服务器主板，其特征在于，所述4个SATA控制器芯片为88SE9230， 该芯片与PCI-ESwitch控制器PEX8664的4路×2的PCI-E2.0接口相连，接出16个 SATA3.0接口，所述以太网控制器(5-1)芯片为英特尔公司的I350，该芯片与PCI-E2.0 Switch控制器PEX8632的1路×4的PCI-E2.0接口相连，接出4个10/100/1000M以太网 接口，所述SATA控制器(5-2)芯片为88SE9230，该芯片与PCI-E2.0Switch控制器PEX8632 的2路×2的PCI-E2.0接口相连，接出8个SATA3.0接口，所述USB控制器(5-3)芯 片为TUSB7340，该芯片与PCI-E2.0Switch控制器PEX8632的1路×1的PCI-E2.0接口 相连，接出2个后面板USB3.0接口和2个前面板USB2.0接口，所述显卡控制器(5-4) 芯片为SM750，该芯片与PCI-E2.0Switch控制器PEX8632的1路×1的PCI-E2.0接口相 连，接出1个VGA接口。