[发明专利]抑制暗计数的单光子计数电路及其抑制暗计数的方法

权利要求书

1.抑制暗计数的单光子计数电路，包括第一MOS管MN1、第二MOS管MN2、第三MOS管MN3、第四MOS管MN4、第五MOS管MP1、电容C1、A/D转换器、处理器和计数器，其特征在于：所述第五MOS管MP1和第一MOS管MN1的栅极均连接信号输入端IN，第五MOS管MP1的漏极连接电源电压VDD；所述第一MOS管MN1的漏极与第五MOS管MP1的源极及第二MOS管的栅极相连；第一MOS管MN1的源极接地，第一MOS管MN1和第五MOS管MP1构成CMOS反相器；所述电容C1的一端接电源电压VDD，另一端接第三MOS管MN3的漏极，第三MOS管MN3的源极接第二MOS管的漏极，第二MOS管MN2的源极接地；所述第三MOS管MN3的栅极接信号CLK；第四MOS管MN4的漏极和源极分别接在电容C2的两端，第四MOS管MN4的栅极接复位信号RESET；第二MOS管MN2的漏极作为输出端口OUT1，输出端口OUT1连接到A/D转换器；所述A/D转换器的输出端OUT2连接处理器U；所述处理器的输出端OUT3连接计数器Q。

2.根据权利要求1所述抑制暗计数的单光子计数电路抑制暗计数的方法，其特征在于：该方法的具体步骤如下：

步骤一、搭建抑制暗计数的单光子计数电路；

步骤二、第五MOS管MP1和第一MOS管MN1的栅极均作为信号输入端IN，与单光子探测系统的放大器的输出端相连接；信号输入端IN所传输的信号为雪崩脉冲，此雪崩脉冲为光子照射到单光子雪崩二极管上的有效脉冲X1，或由于器件的不合理造成的无效脉冲X2；

步骤三、在雪崩事件发生之前，CLK和RESET信号电平为低电平，第二MOS管MN2和第三MOS管MN3不导通，电容C1充电至电源电压VDD；当有雪崩事件发生时，CLK信号为高电平，IN端会有雪崩脉冲X1或X2，此时雪崩脉冲经过CMOS反相器到达第二MOS管MN2，第二MOS管MN2和第三MOS管MN3导通，电容通过第二MOS管MN2和第三MOS管MN3进行放电；电容C1放电直到RESET信号电平变为高电平，此时电容C1通过第四MOS管MN4将剩余电荷释放，在下一个雪崩脉冲产生之前，将CLK和RESET信号再一次恢复到低电平，电容C1再一次充电至电源电压VDD；

步骤四、第二MOS管MN2的漏极输出电压信号V1；电压信号V1的模拟电压值与电容极板电压值成线性比例关系，而电容极板电压值与放电时间t满足关系式：

式中，V0为电容极板在t＝0时刻的电压值，V0＝VDD；R为第二MOS管MN2和第三MOS管MN3组成的导通电阻，C为电容值；放电时间t的最大值由雪崩脉冲信号的脉冲宽度决定；电压信号V1的模拟电压值包括有效脉冲转化的模拟电压值Y1和无效脉冲转化的模拟电压值Y2；

步骤五、电压信号V1输入到A/D转换器，由模拟电压值转化为数字量，数字量包括由效脉冲转化的数字量Z1和无效脉冲转化的数字量Z2；

步骤六、数字量输入到处理器，处理器剔除数字量Z2并保留数字量Z1，Z1作为处理器的输出量输入到计数器。