[发明专利]半导体封装

说明书

本发明公开一种半导体封装及其制作方法，该半导体封装包括载体、芯片、多条焊线、封装胶体以及保护层。载体具有多个第一引脚及至少一第二引脚。每一第一引脚具有第一内引脚部及第一外引脚部。第二引脚具有第二内引脚部、第二外引脚部及延伸部。芯片配置于载体上。焊线配置于芯片、第一内引脚部及延伸部之间。封装胶体包覆芯片、焊线、第一内引脚部、第二内引脚部与延伸部，并暴露出延伸部的下表面。第一外引脚部与第二外引脚部突出封装胶体的下表面。保护层覆盖封装胶体的下表面及延伸部的下表面。

本申请是申请日为2011年8月1日且发明名称为“具有保护层的半导体封装及其制作方法”的中国专利申请201110217298.8的分案申请。

技术领域

本发明是涉及一种半导体封装及其制作方法，且特别是涉及一种四方扁平无引脚(Quad Flat No Lead,QFN)封装及其制作方法。

背景技术

半导体封装技术包括有许多封装形态，其中属于四方扁平封装系列的四方扁平无引脚封装具有较短的信号传递路径及相对较快的信号传递速度，因此四方扁平无引脚封装适用于高频传输(例如射频频带)的芯片封装，且为低脚位(low pin count)封装型态的主流之一。

在四方扁平无引脚封装的制作方法中，先将多个芯片配置于引脚框架(leadframe)上。接着，通过多条焊线使这些芯片电性连接至引脚框架。之后，通过封装胶体来包覆部分引脚框架、这些焊线以及这些芯片。然后，通过切割(punching)或锯切(sawing)单体化上述结构而得到多个四方扁平无引脚封装。最后，提供已涂布有锡膏的印刷电路板，通过表面粘着技术(surface mounting technology，SMT)将所得到的四方扁平无引脚封装焊接至印刷电路板。

然而，由于封装胶体并非完全包覆引脚框架，因此暴露于封装胶体外的引脚框架易产生氧化现象。再者，在形成封装胶体的过程中，封装胶体与引脚框架接触的接合处容易产生不密合及空隙，以致于湿气很快地由此处渗入封装结构中，进而降低整体四方扁平无引脚封装的可靠度以及使用寿命。因此，如何有效提升四方扁平无引脚封装整体的可靠度便成为是前业界亟欲解决的重要课题之一。

发明内容

本发明提供一种半导体封装及其制作方法，具有优选的结构可靠度。

本发明提出一种半导体封装，包括载体、芯片、多条焊线、封装胶体以及保护层。载体具有多个第一引脚及至少一第二引脚。每一第一引脚具有第一内引脚部及第一外引脚部。第二引脚具有第二内引脚部、第二外引脚及延伸部。芯片配置于载体上。这些焊线配置于芯片、这些第一内引脚部与延伸部之间。封装胶体包覆芯片、这些焊线、这些第一内引脚部、第二内引脚部与延伸部，并暴露出延伸部的下表面。这些第一外引脚部及第二外引脚部突出封装胶体的下表面。保护层覆盖封装胶体的下表面及延伸部的下表面。

本发明还提出一种半导体封装的制作方法，其包括下述步骤。提供封装单元。封装单元包括载体、芯片、多条焊线及封装胶体。载体具有多个第一引脚及至少一第二引脚。每一第一引脚具有第一内引脚部及第一外引脚部。第二引脚具有第二内引脚部、第二外引脚部及延伸部。芯片配置于载体上。这些焊线配置于芯片、这些第一内引脚部与延伸部之间。封装胶体包覆芯片、这些焊线、这些第一内引脚部、第二内引脚部与延伸部，并暴露出延伸部的下表面。形成保护层于封装胶体的下表面上。保护层覆盖封装胶体的下表面与延伸部的下表面。

本发明还提出一种半导体封装，其包括芯片座、至少一引脚、芯片、焊线、封装胶体以及保护层。引脚邻近芯片座，其中引脚具有内引脚部、外引脚部及延伸部。芯片配置于芯片座上。焊线配置于芯片及延伸部之间。封装胶体包覆芯片、芯片座、焊线、内引脚部与延伸部，并暴露出延伸部的下表面，其中外引脚部突出封装胶体的下表面。保护层覆盖延伸部的下表面。

基于上述，由于本发明的半导体封装具有保护层，其中保护层覆盖封装胶体的下表面及这些焊球的至少部分，因此可通过该保护层来提高封装胶体与载体之间的结合力。