[发明专利]一种基于FinFET器件的一位全加器

说明书

本发明公开了一种基于FinFET器件的一位全加器，包括求和输出电路和进位输出电路，求和输出电路包括第一FinFET管、第二FinFET管、第三FinFET管、第四FinFET管、第五FinFET管、第六FinFET管、第七FinFET管、第八FinFET管、第九FinFET管和第十FinFET管，进位输出电路包括第十一FinFET管、第十二FinFET管、第十三FinFET管、第十四FinFET管、第十五FinFET管、第十六FinFET管、第十七FinFET管和第十八FinFET管；优点是求和输出电路和进位输出电路局采用差分电路形式，通过交替工作实现求和输出和进位输出，由于本发明的一位加法器是差分工作，能够完全消除电路的静态功耗；同时实现相反的逻辑输出，不需要另外加反相器得到相反的逻辑，进一步的减少了晶体管的个数，由此电路面积、延时、功耗和功耗延时积均较小。

技术领域

本发明涉及一种一位全加器，尤其是涉及一种基于FinFET器件的一位全加器。

背景技术

随着晶体管尺寸的不断缩小，受短沟道效应和当前制造工艺的限制，普通的CMOS晶体管尺寸降低的空间极度缩小。当普通CMOS晶体管的尺寸缩小到20nm以下时，器件的漏电流会急剧加大，造成较大的电路漏功耗。并且，电路短沟道效应变得更加明显，器件变得相当不稳定，极大的限制了电路性能的提高。FinFET管(鳍式场效晶体管，Fin Field-Effect Transistor)是一种新的互补式金氧半导体(CMOS)晶体管为一种新型的3D晶体管，FinFET管的沟道采用零掺杂或是低掺杂，沟道被栅三面包围。这种特殊的三维立体结构，增强了栅对沟道的控制力度，极大的抑制了短沟道效应，抑制了器件的漏电流。FinFET管具有功耗低，面积小的优点，逐渐成为接替普通CMOS器件，延续摩尔定律的优良器件之一。

一位全加器是数字运算最基本的单元，反映一位全加器的电路性能的主要指标是电路面积、延时、功耗和功耗延时积四个因素。设计一种电路面积、延时、功耗和功耗延时积均较小的基于FinFET器件的一位全加器具有重要意义。

发明内容

本发明所要解决的技术问题是提供一种电路面积、延时、功耗和功耗延时积均较小的基于FinFET器件的一位全加器。