[发明专利]带隙基准电路

说明书

本发明提供一种带隙基准电路，包括产生单元、启动单元以及输出单元，所述产生单元包括一运算放大器，所述运算放大器包括第一输入端、第二输入端和输出端；所述启动单元包括一反相器、第一反馈支路以及第二反馈支路，所述反相器的输入端连接所述运算放大器的输出端，所述第一反馈支路连接所述反相器的输出端、所述运算放大器的输出端以及所述运算放大器的第一输入端，所述第二反馈支路连接所述反相器的输出端、所述运算放大器的输出端以及所述运算放大器的第二输入端；所述输出单元连接所述运算放大器的输出端，并输出一参考电压。本发明中，带隙基准电路的结构简单，启动速率块。

技术领域

本发明涉及集成电路技术领域，特别涉及一种带隙基准电路。

背景技术

带隙基准电路具有低温度系数、低电源电压以及可与标准CMOS工艺兼容等优点，被广泛应用于数/模转换、模/数转换、存储器以及开关电源等数模混合电路系统中。带隙基准电路输出电压的稳定性以及抗噪声能力是影响各种应用系统精度的关键因素，随着应用系统精度的提高，对带隙基准电路的温度、电压和工艺的稳定性要求也越来越高。

带隙基准电路的工作原理是根据硅材料的带隙电压与温度无关的特性，利用双极型晶体管的基极-发射极电压的负温度系数与不同电流密度下两个双极型晶体管基极-发射极电压的差值的正温度系数相互补偿，使输出的电压达到很低的温度漂移。

现有技术中的带隙基准电路参考图1中所示，包括产生单元1、启动单元2以及输出单元3，当运算放大器的输出端N3的电压V3为高电位时，运算放大器的输入端N1、N2的电压V1、V2为低电位，运算放大器不能正常工作，使得产生单元1不能启动，因此，产生单元1需要连接启动单元2，用于在放大器不能正常工作时启动产生单元1。启动单元2包括晶体管M3、M4、M5和M6，当输出端N3的电压V3为高电位时，晶体管M5、M6打开，将晶体管M3的栅极电位拉低，使得晶体管M3打开，输入端N2的电压V2随之升高，运算放大器开始工作，使得输出端N3的电压V3下降，输入端N1的电压V1上升，最终运算放大器的输入端N1、N2的电压V1、V2以及输出端N3的电压V3达到稳定，产生单元1启动，并通过输出单元3中的晶体管M6的漏极连接的输出端OUT输出参考电压Vref。

图2为图1中的带隙基准电路的温度特性曲线，其中，横坐标为带隙基准电路的工作温度，纵坐标为输出的参考电压Vref，从图中可以看出，随着工作温度的变化，带隙基准电路的参考电压Vref变化很小，为526μV。

图3为图1中的带隙基准电路的仿真图，分别包括对V1、V2、V3、Vref的电压与时间的关系，V1、V2达到稳定所需要的时间为1.07μs，Vref达到稳定所需要的时间为2μs。

结合上述分析可知，现有技术中对带隙基准电路的启动还存在改进的空间。

发明内容

本发明的目的在于，提供一种带隙基准电路，解决现有技术中的带隙基准电路的启动速率慢的问题。

为解决上述技术问题，本发明提供一种带隙基准电路，包括产生单元、启动单元和输出单元：

所述产生单元包括一运算放大器，所述运算放大器包括第一输入端、第二输入端和输出端；

所述启动单元包括一反相器、第一反馈支路以及第二反馈支路，所述反相器的输入端连接所述运算放大器的输出端，所述第一反馈支路连接所述反相器的输出端、所述运算放大器的输出端以及所述运算放大器的第一输入端，所述第二反馈支路连接所述反相器的输出端、所述运算放大器的输出端以及所述运算放大器的第二输入端；

所述输出单元连接所述运算放大器的输出端，并输出一参考电压。