[发明专利]通用FIR滤波器及其配置方法

说明书

本发明公开了一种通用FIR滤波器及其配置方法，先设置FIR滤波器的通用模块库，该通用模块库包括多路滤波处理模块，每路滤波处理模块包括数据输入模块和运算模块；然后在实际使用时获取当前需求的目标FIR滤波器设计参数，进而根据获取的设计参数计算得到当前目标FIR滤波器需要滤波处理模块的路数k，然后从通用模块库中选择、并根据设计参数启用k路目标滤波处理模块即可实现当前需要的目标FIR滤波器。本发明提供通用模块库然后根据当前实际需求灵活选用，可以提升资源利用率，且可提升设计人员的设计效率和使用体验的满意度。

技术领域

本发明涉及通信领域，具体涉及一种通用FIR(Finite Impulse Response，有限长单位冲激响应)滤波器及其配置方法。

背景技术

随着雷达、图像、通信等领域对数字信号处理的要求越来越高,研究人员正寻找一种高速数字信号处理的方法,以满足这种高速信号处理的要求。FPGA(Field－Programmable Gate Array，即现场可编程门阵列)具有灵活的可编程逻辑，可以方便的实现高速数字信号处理，突破了并行处理、流水级数的限制，有效的利用了片上资源。

有限长单位冲激响应FIR滤波器，其h(n)具有中心对称性。对于单通道FIR滤波器每完成一次滤波需要N/2(N为偶数)或(N+1)/2(N为奇数)次乘法和N-1或N次加法(N为滤波器阶数)。单通道FIR滤波器乘加运算次数与N直接相关；对于高阶FIR滤波器，如无线通信中使用的成型滤波器(N＝96，复滤波)，需要消耗乘法器个数为48*2＝96个；如果涉及M种载波带宽(映射到滤波器也就是M个通道)，则消耗的乘法器硬件资源为M*96。因此，随着FIR滤波器阶数和通道数的增加，FPGA硬件资源将成为实现高阶多通道FIR滤波器的瓶颈。因此如何合理利用FPGA硬件资源，使硬件资源利用率到达最优是目前亟需解决的技术问题。

发明内容

本发明要解决的主要技术问题是，提供一种通用FIR滤波器及其配置方法，解决如何提升FPGA硬件资源利用率的问题。

为解决上述技术问题，本发明提供一种通用FIR滤波器，包括：

通用模块库，所述通用模块库包括多路滤波处理模块，每路滤波处理模块包括数据输入模块和运算模块；

控制模块，用于获取当前目标FIR滤波器设计参数，根据所述设计参数计算得到所述目标FIR滤波器需要的滤波处理模块的路数k，从所述通用模块库中选择、并根据所述设计参数启用k路目标滤波处理模块；所述k为大于等于1的整数。

在本发明的一种实施例中，所述设计参数包括通道数M、各通道的滤波器阶数Ni和时钟数据速率比R_i,所述i大于等于0，小于等于M-1；所述控制模块根据所述设计参数计算得到所述目标FIR滤波器需要滤波处理模块的路数k包括：

从所述M个通道中选择出最小的时钟数据速率比R_i作为Rmin；

根据各通道的滤波器阶数N_i计算得到各通道的乘法次数，并将各通道的乘法次数相加得到SUM；

将所述SUM除以所述Rmin并向上取整得到路数k。

在本发明的一种实施例中，所述控制模块从所述通用模块库中选择并启用k路目标滤波处理模块包括：

每启用一路目标滤波处理模块时，判断分配到该路目标滤波处理模块的通道数是否大于所述Rmin，如是，为该路目标滤波处理模块新增并启用一路目标滤波处理模块。

在本发明的一种实施例中，所述控制模块从所述通用模块库中选择并启用k路目标滤波处理模块包括：

每启用一路目标滤波处理模块时，判断所述Rmin是否大于等于该路目标滤波处理模块上分配的各通道的乘法次数总和，如否，为该路目标滤波处理模块新增并启用一路目标滤波处理模块。