[发明专利]可堆叠的集成电路及其封装方法

权利要求书

1.一种可堆叠的集成电路，其特征在于，包括：

芯片，位于集成电路的封装体内部，且具有多个输入/输出端；

多个信号传输开关，位于集成电路的封装体内部；

多条连线，位于集成电路的封装体内部，且每一条连线均与至少一个信号传输开关连接，所述多条连线与多个信号传输开关形成具有一层或者多层连接平面的连接网络；

多个插脚，在集成电路封装体的底面形成插脚阵列，每一个插脚均通过所述连接网络与芯片的一个输入/输出端连接，且每一个插脚的上端均嵌入在封装体中，每一个插脚的下端均突出于封装体的底面；

多个插孔，在集成电路封装体的顶面形成插孔阵列，且每一个插孔均通过所述连接网络与芯片的一个输入/输出端连接；

一个所述集成电路通过其插脚阵列与另一个所述集成电路的插孔阵列的插接而与所述另一个所述集成电路堆叠连接。

2.如权利要求1所述的可堆叠的集成电路，其特征在于，所述连接网络为具有奇数层连接平面的连接网络，且位于中间层连接平面中的各条连线与芯片的输入/输出端直接连接，而非中间层连接平面通过多个信号传输开关与中间层连接平面连接。

3.如权利要求1所述的可堆叠的集成电路，其特征在于，所述信号传输开关包括：互补式金属氧化物半导体传输门CMOS TG，所述CMOS TG的两个受控连通端与上下两层连接平面中的连线分别连接，且所述CMOS TG的控制端用于控制CMOS TG的两个受控连通端与上下两层连接平面中的连线的连通状态。

4.如权利要求1所述的可堆叠的集成电路，其特征在于，所述插脚阵列的各行间距和各列间距以及所述插孔阵列的各行间距和各列间距均相同。

5.如权利要求1所述的可堆叠的集成电路，其特征在于，所述插脚阵列中的插脚数量与插孔阵列中的插孔数量相同。

6.如权利要求1至5中任一权利要求所述的可堆叠的集成电路，其特征在于，所述插脚与插孔均为圆柱形，且每一个插脚均会存在一个轴线与其轴线位于同一条直线上的插孔。

7.如权利要求1至5中任一权利要求所述的可堆叠的集成电路，其特征在于，所述集成电路通过其插脚阵列插接在具有相对应的插孔的底座上。

8.一种可堆叠的集成电路的封装方法，其特征在于，所述方法包括：

设置具有多个输入/输出端的芯片；

针对芯片的各输入/输出端布设由多条连线与多个信号传输开关形成的具有一层或者多层连接平面的连接网络；

设置形成插脚阵列的多个插脚，且每一个插脚均通过所述连接网络与芯片的一个输入/输出端连接；

对所述芯片、连接网络以及插脚阵列进行封装，并在封装体的顶面形成多个插孔，每一个插孔均通过所述连接网络与芯片的一个输入/输出端连接，且每一个插脚的下端均突出于集成电路的封装体的底面；

所述封装后的集成电路通过其插脚阵列与另一个所述集成电路的插孔阵列的插接而与所述另一个所述集成电路堆叠连接。

9.如权利要求8所述的封装方法，其特征在于，所述针对芯片的各输入/输出端布设由多条连线与多个信号传输开关形成的具有一层或者多层连接平面的连接网络包括：

针对芯片的各输入/输出端布设由多条连线与多个信号传输开关形成的具有奇数层连接平面的连接网络，且使位于中间层连接平面中的各条连线与芯片的输入/输出端直接连接，而使非中间层连接平面通过多个信号传输开关与中间层连接平面连接。

10.如权利要求8或9所述的封装方法，其特征在于，所述信号传输开关包括：CMOS TG，所述CMOS TG的两个受控连通端与上下两层连接平面中的连线分别连接，且所述CMOS TG的控制端用于控制CMOS TG的两个受控连通端与上下两层连接平面中的连线的连通状态。