[发明专利]一种嵌入式存储器的冗余结构

权利要求书

1.一种嵌入式存储器，其特征在于，包括：正常数据存储阵列（1），用于正常情况下的数据存储；冗余存储阵列（2），用于替换正常数据存储阵列（1）中的故障列；MBIST控制器（3），用于控制正常数据存储阵列和冗余存储阵列的自检测行为；MBIST地址发生器（4），用于产生自检测状态下的存储器地址；MBIST数据发生器（5），用于产生自检测状态下的数据；MBIST校验模块（6），用于接收原始数据和读出数据，并判断正常数据存储阵列和冗余存储阵列是否正常；MBIST响应模块（7），所述MBIST响应模块（7）在MBIST控制器（3）和MBIST地址发生器（4）的控制下，根据MBIST校验模块（6）的检测结果，决定是否进行冗余替换操作；MBIST控制器（3）控制自检测状态下的MBIST地址发生器（4）和MBIST数据发生器（5），MBIST控制器（3）和MBIST地址发生器（4）一起控制MBIST校验模块（6）和MBIST响应模块（7）的工作；所述冗余存储阵列（2）等同于正常数据存储阵列（1）中的划分单元，且冗余存储阵列（2）能够用来替换正常数据存储阵列（1）中的故障划分单元，故障划分单元的行号为不大于划分单元个数的任一整数；所述MBIST响应模块在MBIST控制器和MBIST地址发生器的控制下，根据MBIST校验模块的检测结果，决定是否进行冗余替换操作，当正常数据存储阵列出现故障且冗余存储阵列没有故障时，MBIST响应模块控制存储阵列进行冗余替换操作，当正常数据存储阵列没有故障且冗余存储阵列出现故障时，MBIST响应模块控制存储阵列不进行冗余替换操作，当正常数据存储阵列出现故障且冗余存储阵列出现故障时，MBIST响应模块控制存储阵列不进行冗余替换操作。

2.根据权利要求1所述的嵌入式存储器，其特征在于，所述正常数据存储阵列（1）包括n个存储列和m个划分单元，且m小于n。

3.根据权利要求1所述的嵌入式存储器，其特征在于，所述MBIST控制器（3）具有优先控制权，MBIST控制器（3）由内部状态机产生控制信号来控制自检测状态下MBIST地址发生器（4）和MBIST数据发生器（5）。

4.根据权利要求1所述的嵌入式存储器，其特征在于，所述MBIST地址发生器（4）由k个窄位宽计数器组合产生全位宽地址，k等于地址被划分的段数。

5.根据权利要求1所述的嵌入式存储器，其特征在于，所述MBIST数据发生器（5）由MBIST控制器（3）和MBIST地址发生器（4）控制产生数据，且MBIST地址发生器（4）的低位地址作为数据变化的状态机，MBIST控制器（3）控制数据的产生、停止和取反。

6.根据权利要求1所述的嵌入式存储器，其特征在于，所述MBIST校验模块（6）在MBIST控制器（3）和MBIST地址发生器（4）的控制下，对正常数据存储阵列（1）和冗余存储阵列（2）进行检测，确定相应存储阵列是否异常，并将检测结果传递给MBIST响应模块（7）。