[发明专利]移位寄存器及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括输入端、复位端、第一电平输出端、进位信号输出端和栅极驱动信号输出端，所述移位寄存器单元还包括：

上拉节点控制单元，与所述输入端、所述复位端和上拉节点连接；

下拉控制节点控制单元，分别与所述第一电平输出端、所述上拉节点和所述下拉控制节点连接，用于当所述上拉节点的电位为第一电平时控制所述下拉控制节点的电位为第二电平，当所述上拉节点的电位为第三电平时控制所述下拉控制节点与所述第一电平输出端连接；

下拉节点控制单元，分别与所述下拉控制节点、所述第一电平输出端、所述上拉节点和下拉节点连接，用于当所述上拉节点的电位为第一电平时控制所述下拉节点的电位为第二电平，当所述下拉控制节点的电位为第一电平时控制所述下拉节点与所述第一电平输出端连接；

栅极驱动信号输出单元，分别与所述上拉节点、所述下拉节点和所述栅极驱动信号输出端连接，用于在所述上拉节点和所述下拉节点的控制下控制所述栅极驱动信号输出端输出栅极驱动信号；以及，

进位信号输出单元，分别与所述进位信号输出端、所述上拉节点和所述下拉节点连接，用于在所述上拉节点和所述下拉节点的控制下控制所述进位信号输出端输出进位信号，所述进位信号输出端为相邻下一级移位寄存器单元提供输入信号。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述进位信号输出单元，还与所述复位端连接，进一步用于在由所述复位端输入的复位信号为第一电平时控制所述进位信号输出端输出第三电平。

3.如权利要求1或2所述的移位寄存器单元，其特征在于，所述下拉控制节点控制单元包括：

第一下拉控制节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉控制节点连接，第二极接入第二电平；以及，

第二下拉控制节点控制晶体管，栅极和第一极都与所述第一电平输出端连接，第二极与所述下拉控制节点连接。

4.如权利要求1或2所述的移位寄存器单元，其特征在于，所述下拉节点控制单元包括：

第一下拉节点控制晶体管，栅极与所述上拉节点连接，第一极与所述下拉节点连接，第二极接入第二电平；以及，

第二下拉节点控制晶体管，栅极与所述下拉控制节点连接，第一极与所述第一电平输出端连接，第二极与所述下拉节点连接。

5.如权利要求1或2所述的移位寄存器单元，其特征在于，所述进位信号输出单元包括：

第一进位信号输出晶体管，栅极与所述上拉节点连接，第一极与时钟信号输入端连接，第二极与所述进位信号输出端连接；以及，

第二进位信号输出晶体管，栅极与所述下拉节点连接，第一极与所述进位信号输出端连接，第二极接入第三电平。

6.如权利要求5所述的移位寄存器单元，其特征在于，所述进位信号输出单元还包括：第三进位信号输出晶体管，栅极与所述复位端连接，第一极与所述进位信号输出端连接，第二极接入第三电平。

7.如权利要求1或2所述的移位寄存器单元，其特征在于，所述栅极驱动信号输出单元还与时钟信号输入端连接；

由所述时钟信号输入端输入的时钟信号的占空比小于0.5；

所述栅极驱动信号输出单元包括：

第一栅极驱动信号输出晶体管，栅极与所述上拉节点连接，第一极与所述时钟信号输入端连接，第二极与所述栅极驱动信号输出端连接；以及，

第二栅极驱动信号输出晶体管，栅极与所述下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极接入第二电平。