[发明专利]高频程控容性阻抗电路及测量装置

说明书

本发明提供了一种高频程控容性阻抗电路及测量装置，所述高频程控容性阻抗电路包括至少一个高频容性阻抗单元，所述高频容性阻抗单元包括：程控放大器及电容，所述程控放大器与所述电容串联，其中，所述程控放大器的信号输入端作为所述高频容性阻抗单元的信号输入端，所述电容的输出端作为所述高频容性阻抗单元的信号输出端。利用本发明，可以减小现有技术中的程控容性阻抗电路的开关元件导通电阻和寄生电容的影响，提高了程控容性阻抗电路的高频性能。

技术领域

本发明涉及测量技术领域，尤其涉及一种高频程控容性阻抗电路及测量装置。

背景技术

在滤波器、放大器反馈网络等电路结构中往往需要用到容性阻抗元件，该容性阻抗元件通常使用电容器。如果滤波器和放大器反馈网络的频率特性需要调节，就需要用到程控容性阻抗电路，比如：在集成电路系统中，由于电容的初始误差比较大，为了获得预期的容性阻抗，需要在集成电路生产和使用过程中调节容性阻抗的大小，这就需要程控容性阻抗电路。

图1是一种现有的程控容性阻抗电路。端子A和端子B是容性阻抗电路的信号端子，这两个端子之间的电路为容性阻抗特性。PMOS(P型绝缘栅场效应管，下简称PMOS)M1和固定电容器C1(下简称电容C1)串联组成一个程控容性阻抗单元，PMOS M2和电容C2串联组成另一个程控容性阻抗单元，这两个程控容性阻抗单元并联组成一个程控容性阻抗电路。

端子E1和端子E2是程控容性阻抗电路的控制端。控制端电位大于等于A端子和B端子电平时，与之连接的PMOS截止；控制端电位低于端子A或端子B电平超过一个阈值电压时，PMOS导通。

当PMOS M1截止，PMOS M2截止时，电容C1和电容C2跟端子A的通路断开，A和B端子之间无容性阻抗特性；当PMOS M1导通，PMOS M2截止时，电容C1跟端子A的通路接通，电容C2跟端子A的通路断开，A和B端子之间的容性阻抗等同于电容C1的容抗；当PMOS M1截止，PMOSM2导通时，电容C1跟端子A的通路断开，电容C2跟端子A的通路接通，A和B端子之间容性阻抗等同于电容C2的容抗；当PMOS M1导通，PMOS M2也导通时，电容C1和电容C2跟端子A的通路均接通，A端子和B端子之间的容性阻抗等同于电容C1与电容C2的容抗之和。

如上所述，通过改变端子E1和端子E2的电平，使得电容C1或电容C2跟端子A的通路接通或断开，从而改变端子A和端子B之间的容性阻抗的大小，实现程控容性阻抗。

图1中现有技术方案中PMOS元件也可以替换为NMOS(N型绝缘栅场效应管，下简称NMOS)元件实现相同的调整容性阻抗的效果。

由于PMOS或NMOS的导通状态下的沟道电阻(下简称导通电阻)和其各个端子之间的寄生电容关联，要使得导通电阻减小，则须要较大尺寸的PMOS或NMOS，同时各个端子之间的寄生电容也会增大；要使得各个端子之间的寄生电容小，则须要减小PMOS或NMOS的尺寸，这时导通电阻会增加。

PMOS或NMOS的导通电阻和各个端子的寄生电容都会降低容性阻抗元件在高频应用下的阻抗和带宽性能，比如频率非常高时容性元件的容抗非常低可以忽略，这时导通电阻阻抗就会在总阻抗中占有主导作用，而往往电路中希望串联电阻越小越好。由于PMOS和NMOS的导通电阻和各个端子间的寄生电容互相矛盾，因此现有方案在高频应用时存在困难。

发明内容

为了减小现有技术中程控容性阻抗电路中的开关元件导通电阻和寄生电容的影响，提高程控容性阻抗电路的高频性能，本发明提供了一种高频程控容性阻抗电路及测量装置。

本发明一方面提供了一种高频程控容性阻抗电路，所述高频程控容性阻抗电路包括至少一个高频容性阻抗单元，所述高频容性阻抗单元包括：程控放大器及电容，所述程控放大器与所述电容串联，其中，所述程控放大器的信号输入端作为所述高频容性阻抗单元的信号输入端，所述电容的输出端作为所述高频容性阻抗单元的信号输出端。