[发明专利]一种嵌入式存储器的多级冗余结构

说明书

技术领域

本发明涉及一种嵌入式存储器，尤其是一种可通过自检测功能替换异常单元的嵌入式存 储器的多级冗余结构。

背景技术

目前，半导体存储器件集成度不断提高、容量逐渐变大，更加先进的制造技术显著减小 了位单元所占的面积，使得相同的空间中可以存储更多的数据。但是，工艺偏差引起的半导 体缺陷对位单元可靠性的影响逐渐增加。

这种工艺变化或半导体材料中的其他缺陷引起的位单元故障是随机的，严重影响嵌入式 存储器的成品率。在存储器设计中，通常采用ECC纠错和各种替换故障存储单元的方法提高 芯片的成品率。

现有技术中，一般嵌入式存储器的冗余结构由正常存储阵列、冗余存储阵列和相关的自 检测控制电路组成，完成正常存储阵列自检测后，在发现正常存储阵列出现故障时，可用冗 余存储阵列来替换故障的正常存储阵列划分单元。因此，冗余存储阵列只作为故障的正常存 储阵列划分单元的替换单元，并不参与内建测试。这样，当冗余存储阵列替换存在故障的正 常存储阵列划分单元时，不能确定替换的正常存储阵列划分单元是否存在故障。当正常存储 阵列和替换的冗余存储阵列同时存在故障时，冗余替换操作就会毫无意义。另外，一般嵌入 式存储器的冗余存储阵列只有1级，只能处理正常存储阵列中一个划分单元出现故障的情况， 这样，当正常存储阵列中有两个故障划分单元时，存储器就失效了。

所以，希望能够提出一种多级冗余结构，在冗余替换操作之前对冗余存储阵列进行自检 测，并将测试结果送到测试响应模块，且能进一步提高存储器的容错能力。

发明内容

本发明要解决的技术问题是克服现有的缺陷，提供一种嵌入式存储器的多级冗余结构， 使其提高存储器的自检测能力，避免无效的冗余替换。

为了解决上述技术问题，本发明提供了如下的技术方案：

本发明一种嵌入式存储器的多级冗余结构，包括：正常数据存储阵列，用于正常情况下 的数据存储；第一冗余存储阵列和第二冗余存储阵列，用于替换正常数据存储阵列中的故障 列；MBIST控制器，用于控制存储器的自检测行为；MBIST地址发生器，用于产生自检测状 态下的存储器地址；MBIST数据发生器，用于产生自检测状态下的数据；MBIST校验模块， 用于接收原始数据和读出数据，并判断存储器是否正常；MBIST响应模块，用于对自检测结 果作出响应；MBIST控制器控制自检测状态下MBIST地址发生器和MBIST数据发生器， MBIST控制器和MBIST地址发生器一起控制MBIST校验模块和MBIST响应模块的工作。

进一步地，多级冗余结构的级数为2。

进一步地，正常数据存储阵列包括n个存储列和m个划分单元，且m小于n。

进一步地，第一冗余存储阵列或第二冗余存储阵列等同于正常数据存储阵列中的一个划 分单元，且第一冗余存储阵列或第二冗余存储阵列可用来替换正常数据存储阵列中的故障划 分单元，故障划分单元的行号为不大于正常数据存储阵列划分单元个数的任一整数。

进一步地，MBIST控制器具有优先控制权，MBIST控制器由内部状态机产生控制信号来 控制自检测状态下MBIST地址发生器和MBIST数据发生器。

进一步地，MBIST地址发生器由k个窄位宽计数器组合产生全位宽地址，k等于地址被 划分的段数。

进一步地，MBIST数据发生器由MBIST控制器和MBIST地址发生器控制产生数据，且 MBIST地址发生器的低位地址作为数据变化的状态机，MBIST控制器控制数据的产生、停止、 取反。

进一步地，MBIST校验模块在MBIST控制器和MBIST地址发生器的控制下，对正常数 据存储阵列、第一冗余存储阵列和第二冗余存储阵列进行检测，确定相应存储阵列是否异常， 并将检测结果传递给MBIST响应模块。

进一步地，MBIST响应模块在MBIST控制器和MBIST地址发生器的控制下，根据MBIST 校验模块的检测结果，决定是否进行冗余替换操作。

进一步地，冗余替换操作通过单向三选一选择器控制存储阵列的读写地址映射关系，使 多级冗余结构具有正常模式和替换模式两种工作状态；冗余替换操作的替换模式包括1位替 换模式和2位替换模式，且1位替换模式包括上移替换模式和下移替换模式。