[发明专利]低温多晶硅阵列基板的制作方法

权利要求书

1.一种低温多晶硅阵列基板的制作方法，其特征在于，包括如下步骤：

步骤1、提供一基板(10)，在所述基板(10)上定义出NMOS区与PMOS区，在所述基板(10)上沉积第一金属层，对所述第一金属层进行图形化处理，得到位于NMOS区的第一遮光层(21)及位于PMOS区的第二遮光层(22)；

步骤2、在所述第一遮光层(21)、第二遮光层(22)、及基板(10)上形成缓冲层(30)，在所述缓冲层(30)上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层(31)，利用光罩对NMOS区的多晶硅层(31)进行沟道掺杂；

步骤3、在所述多晶硅层(31)上涂布光阻层，采用一道半色调光罩对所述光阻层进行曝光、显影后，得到位于NMOS区的第一光阻层(33)与位于PMOS区的第二光阻层(34)，所述第一光阻层(33)包括中间的厚层区域(331)以及位于厚层区域(331)两侧的薄层区域(332)，所述第二光阻层(34)的厚度均匀，且所述第一光阻层(33)的厚层区域(331)与所述第二光阻层(34)的厚度相同；

以所述第一光阻层(33)与第二光阻层(34)为遮挡，对所述多晶硅层(31)进行蚀刻，分别得到位于NMOS区的第一多晶硅段(40)与位于PMOS区的第二多晶硅段(90)；

采用干蚀刻设备对所述第一光阻层(33)与第二光阻层(34)进行灰化处理，使得所述第一光阻层(33)上位于两侧的薄层区域(332)被完全去除，同时所述第一光阻层(33)上位于中间的厚层区域(331)以及第二光阻层(34)的厚度减薄；以剩余的第一光阻层(33)上的厚层区域(331)与第二光阻层(34)为掩模，对所述第一多晶硅段(40)的两侧进行N型重掺杂，得到两N型重掺杂区(41)；

步骤4、在所述第一多晶硅段(40)、第二多晶硅段(90)、及缓冲层(30)上沉积栅极绝缘层(51)，在所述栅极绝缘层(51)上沉积第二金属层，对所述第二金属层进行图形化处理，得到分别对应于第一多晶硅段(40)与第二多晶硅段(90)上方的第一栅极(52)与第二栅极(93)；

以所述第一栅极(52)为光罩对所述第一多晶硅段(40)进行N型轻掺杂，得到分别位于两N型重掺杂区(41)内侧的两N型轻掺杂区(43)，所述第一多晶硅段(40)上位于两N型轻掺杂区(43)之间的区域形成第一沟道区(42)；

步骤5、利用光罩对所述第二多晶硅段(90)的两侧进行P型重掺杂，得到两P型重掺杂区(91)，所述第二多晶硅段(90)上位于两P型重掺杂区(91)之间的区域形成第二沟道区(92)；

步骤6、在所述第一栅极(52)、第二栅极(93)、及栅极绝缘层(51)上沉积层间绝缘层(53)，对所述层间绝缘层(53)及栅极绝缘层(51)进行图形化处理，得到位于所述N型重掺杂区(41)上方的第一过孔(55)及位于所述P型重掺杂区(91)上方的第二过孔(95)，之后对所述层间绝缘层(53)进行去氢和活化处理；

步骤7、在所述层间绝缘层(53)上沉积第三金属层，对所述第三金属层进行图形化处理，得到第一源极(61)、第一漏极(62)、第二源极(96)、第二漏极(97)，所述第一源极(61)、第一漏极(62)分别通过第一过孔(55)与N型重掺杂区(41)相接触，所述第二源极(96)、第二漏极(97)分别通过第二过孔(95)与P型重掺杂区(91)相接触；

步骤8、在所述第一源极(61)、第一漏极(62)、第二源极(96)、第二漏极(97)、及层间绝缘层(53)上形成平坦层(70)，对所述平坦层(70)进行图形化处理，得到位于所述第一漏极(62)上方的第三过孔(71)；

步骤9、在所述平坦层(70)上沉积第一透明导电氧化物层，对所述第一透明导电氧化物层进行图形化处理，得到公共电极(80)；

步骤10、在所述公共电极(80)、及平坦层(70)上沉积钝化保护层(81)，所述钝化保护层(81)包覆所述平坦层(70)上的第三过孔(71)，之后对所述钝化保护层(81)进行图形化处理，得到位于所述第三过孔(71)底部的钝化保护层(81)上的第四过孔(85)；

步骤11、在所述钝化保护层(81)上沉积第二透明导电氧化物层，对所述第二透明导电氧化物层进行图形化处理，得到像素电极(82)，所述像素电极(82)通过第四过孔(85)与第一漏极(62)相接触。