[发明专利]阵列基板的制作方法

权利要求书

1.一种阵列基板的制作方法，其特征在于，包括如下步骤：

步骤1、提供一基板(10)，在所述基板(10)上定义出NMOS区与PMOS区，在所述基板10上沉积第一金属层，通过光刻制程对所述第一金属层进行图形化处理，得到位于NMOS区的第一遮光层(21)及位于PMOS区的第二遮光层(22)；

步骤2、在所述第一遮光层(21)、第二遮光层(22)、及基板(10)上形成缓冲层(30)，在所述缓冲层(30)上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层，通过光刻制程对所述多晶硅层进行图形化处理，得到位于NMOS区的第一多晶硅层(40)、及位于PMOS区的第二多晶硅层(90)；

步骤3、在所述第一多晶硅层(40)、第二多晶硅层(90)、及缓冲层(30)上沉积栅极绝缘层(51)，在所述栅极绝缘层(51)上沉积第二金属层，通过光刻制程对所述第二金属层进行图形化处理，得到分别对应于第一多晶硅层(40)与第二多晶硅层(90)上方的第一栅极(52)与第二栅极(93)；

以所述第一栅极(52)、第二栅极(93)为光罩对所述第一多晶硅层(40)的两端及第二多晶硅层(90)的两端进行N型重掺杂，得到分别位于所述第一多晶硅层(40)两侧的两第一N型重掺杂区(41)、及分别位于所述第二多晶硅层(90)两侧的两第二N型重掺杂区(92)；

步骤4、在第一栅极(52)、第二栅极(93)、及栅极绝缘层(51)上涂布光阻层(31)，采用一半色调光罩对所述光阻层(31)进行图形化处理，在所述光阻层(31)上对应所述两第一N型重掺杂区(41)的内侧形成两凹槽(32)，同时在所述光阻层(31)上对应所述两第二N型重掺杂区(92)形成两第一通孔(33)；以所述光阻层(31)为掩膜，对所述两第二N型重掺杂区(92)进行P型重掺杂；

对所述光阻层(31)进行灰化处理，使其厚度变薄，从而使所述两凹槽(32)转化为两第二通孔(34)；以所述光阻层(31)为掩膜，对所述两第一N型重掺杂区(41)上对应于两第二通孔(34)的部分进行P型重掺杂，通过P型离子对N型离子的中和，使得该部分区域转化为N型轻掺杂区(43)；同时对所述两第二N型重掺杂区(92)进行P型重掺杂，使得所述两第二N型重掺杂区(92)在经过两次P型重掺杂后转化为两P型重掺杂区(91)；

采用光阻剥离制程将剩余的光阻层(31)完全剥离。

2.如权利要求1所述的阵列基板的制作方法，其特征在于，还包括如下步骤：

步骤5、在所述第一栅极(52)、第二栅极(93)、及栅极绝缘层(51)上沉积层间绝缘层(53)，通过光刻制程对所述层间绝缘层(53)及栅极绝缘层(51)进行图形化处理，得到位于所述两第一N型重掺杂区(41)上方的第一过孔(55)及位于所述P型重掺杂区(91)上方的第二过孔(95)；

步骤6、在所述层间绝缘层(53)上沉积第三金属层，通过光刻制程对所述第三金属层进行图形化处理，得到第一源极(61)、第一漏极(62)、第二源极(96)、第二漏极(97)，所述第一源极(61)、第一漏极(62)分别通过第一过孔(55)与两第一N型重掺杂区(41)相接触，所述第二源极(96)、第二漏极(97)分别通过第二过孔(95)与P型重掺杂区(91)相接触；

步骤7、在所述第一源极(61)、第一漏极(62)、第二源极(96)、第二漏极(97)、及层间绝缘层(53)上形成平坦层(70)，通过光刻制程对所述平坦层(70)进行图形化处理，得到位于所述第一漏极(62)上方的第三过孔(71)；

步骤8、在所述平坦层(70)上沉积第一透明导电氧化物层，通过光刻制程对所述第一透明导电氧化物层进行图形化处理，得到公共电极(80)；

步骤9、在所述公共电极(80)、及平坦层(70)上沉积钝化保护层(81)，所述钝化保护层(81)包覆所述平坦层(70)上的第三过孔(71)，之后通过光刻制程对所述钝化保护层(81)进行图形化处理，得到位于所述第三过孔(71)底部的钝化保护层(81)上的第四过孔(85)；

步骤10、在所述钝化保护层(81)上沉积第二透明导电氧化物层，通过光刻制程对所述第二透明导电氧化物层进行图形化处理，得到像素电极(82)，所述像素电极(82)通过第四过孔(85)与第一漏极(62)相接触。