[发明专利]致冷晶片散热模组在审
申请号: | 201610065104.X | 申请日: | 2016-01-29 |
公开(公告)号: | CN107026133A | 公开(公告)日: | 2017-08-08 |
发明(设计)人: | 陈李龙;王庆顺;蔡金宏 | 申请(专利权)人: | 台达电子工业股份有限公司 |
主分类号: | H01L23/373 | 分类号: | H01L23/373 |
代理公司: | 隆天知识产权代理有限公司72003 | 代理人: | 周滨,章侃铱 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 致冷 晶片 散热 模组 | ||
1.一种致冷晶片散热模组,包括:一第一电路板,具有多个第一电路区,每一该第一电路区设有多个第一贯穿孔,每一该第一贯穿孔贯穿于该第一电路板;一第二电路板,层叠设置在该第一电路板之上,该第二电路板具有多个第二电路区,每一该第二电路区设有多个第二贯穿孔,每一该第二贯穿孔贯穿于该第二电路板;多个第一传导件,分别穿过于各该第一贯穿孔;多个第二传导件,分别穿过于各该第二贯穿孔;以及多个TED晶粒,被夹掣在该第一电路板与该第二电路板之间,各该TED晶粒分别对应各该第一电路区与各该第二电路区配置,该多个第一传导件一端与该TED晶粒贴接,该多个第二传导件一端与该TED晶粒贴接。
2.如权利要求1所述的致冷晶片散热模组,其中每一该第一电路区具有一第一传导层,该第一传导层披覆于该第一电路板的外表面,每一该第一贯穿孔贯穿于该第一传导层;每一该第二电路区具有一第二传导层,该第二传导层披覆于该第二电路板的外表面,每一该第二贯穿孔贯穿于该第二传导层;该多个第一传导件的另一端与该第一传导层贴接,该多个第二传导件的另一端与该第二传导层贴接。
3.如权利要求1或2所述的致冷晶片散热模组,其中每一该第一传导件与每一该第二传导件分别为一金属柱,每一该金属柱为铜、银、金或锡所制成。
4.如权利要求1或2所述的致冷晶片散热模组,其中每一该第一传导件为填充于该第一贯穿孔中的一焊料,每一该第二传导件为填充于该第二贯穿孔中的一焊料。
5.如权利要求2所述的致冷晶片散热模组,其中每一该第一传导层与每一该第二传导层分别为一铜箔或一金箔。
6.如权利要求1或2所述的致冷晶片散热模组,其中该多个第一电路区与该多个第二电路区彼此呈交错方式配置,每一该第一电路区具有一第一电路层,该第一电路层披覆于该第一电路板的内表面,每一该第二电路区具有一第二电路层,该第二电路层披覆于该第二电路板的内表面。
7.如权利要求6所述的致冷晶片散热模组,其中两相邻的该TED晶粒一面共同贴接于同一个该第一电路区的该第一电路层且被该第一电路层所电性串联,另一面分别贴接于不同个该第二电路区的该第二电路层。
8.如权利要求6所述的致冷晶片散热模组,其中两相邻的该TED晶粒一面共同贴接于同一个该第二电路区的该第二电路层且被该第二电路层所电性串联,另一面分别贴接于不同个该第一电路区的该第一电路层。
9.如权利要求6所述的致冷晶片散热模组,其中每一该第一贯穿孔贯穿于该第一电路层,各该第一电路层与该多个第一传导件相互贴接及电性连接,每一该第二贯穿孔贯穿于该第二电路层,各该第二电路层与该多个第 二传导件相互贴接及电性连接。
10.如权利要求6所述的致冷晶片散热模组,其还包括多个导电剂,其一部分该导电剂被夹置在该多个TED晶粒与各该第一电路层之间,另一部分该导电剂被夹置在该多个TED晶粒与各该第二电路层之间,每一该导电剂为一锡膏或银胶。
11.如权利要求6所述的致冷晶片散热模组,其中每一该第一电路层与每一该第二电路层分别为一铜箔或一金箔。
12.如权利要求2所述的致冷晶片散热模组,其还包括两散热鳍片组,其一该散热鳍片组贴接于该多个第一传导层,另一该散热鳍片组贴接于该多个第二传导层。
13.如权利要求12所述的致冷晶片散热模组,其还包括两绝缘层,其一该绝缘层被夹置在该多个第一传导层与其一该散热鳍片组之间,另一该绝缘层被夹置在该多个第二传导层与另一该散热鳍片组之间。
14.如权利要求1或2所述的致冷晶片散热模组,其中该多个第一电路区彼此以间隔阵列方式排列,该多个第二电路区彼此以间隔阵列方式排列,该多个TED晶粒彼此以间隔阵列方式排列。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台达电子工业股份有限公司,未经台达电子工业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610065104.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:电焊钳
- 下一篇:具有压力施加体的功率半导体模块及其布置