[发明专利]超级结器件

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是指一种超级结器件。

背景技术

超级结功率器件是一种发展迅速、应用广泛的新型功率半导体器件。它是在双扩散 金属氧化物半导体(DMOS)的基础上，通过引入超级结(SuperJunction)结构，除了 具备DMOS输入阻抗高、开关速度快、工作频率高、热稳定好、驱动电路简单、易于集 成等特点外，还克服了DMOS的导通电阻随着击穿电压成2.5次方关系增加的缺点。目 前超级结DMOS已广泛应用于面向个人电脑、笔记本电脑、上网本、手机、照明(高压 气体放电灯)产品以及电视机(液晶或等离子电视机)和游戏机等消费电子产品的电源 或适配器。

目前超级结功率器件的制备工艺主要分成两大类，一种是利用多次外延和注入的方 式在N型外延衬底上形成P柱；另外一种是在深沟槽刻蚀加P柱填充的方式形成。

现有的深槽型超级结器件，如图1所示，在衬底或外延中具有P柱，P柱之上为体 区。体区之间为JFET区域，外延之上体区之间为栅极。图2是器件的俯视图。为了进 一步降低导通电阻，必须要用更低电阻的外延基片，同时为了保持击穿电压不下降，需 要将深槽的间距不断缩短，来保证耗尽区能够在沟槽之间完全展开。而沟槽间距的降低， 会限制JFET区域的大小，影响到器件的沟道长度，提高导通电阻。

基于现有结构，如图2所示，缩小P柱之间距离，使得P柱和栅极的投影有重叠(如 图3所示)，会引起JFET区域电阻增大，如果增加JFET注入还会影响MOSFET沟道的浓 度和有效长度。

发明内容

本发明所要解决的技术问题是提供一种超级结器件，其具有耐击穿的性能，同时又 保证器件的开启电压和低导通电阻特性。

为解决上述问题，本发明提供一种超级结器件，在N型外延中具有P柱和体区，所 述P柱位于体区的下方，P柱呈平行沟槽型；体区之间的区域为JFET区域，外延表面具 有栅极，所述栅极位于体区之间的硅表面，并且栅极与P柱在平面的投影是呈垂直相交 的状态。

进一步地，所述外延中还存在P阱，所述P阱为栅极和P柱以外的区域，且允许和 栅极有重叠。

进一步地，超级结器件的沟道区为栅极和P阱重叠的区域。

进一步地，超级结器件的耐压由P柱和N型外延形成的耗尽区提供。

本发明所述的超级结器件，通过新的栅极与P柱沟槽的相对位置，在能缩小P柱沟 槽间距的同时，保持沟道足够的长度，以及沟道间JFET区域的大小，保证MOSFET管的 正常沟道开启特性，得到较小的导通电阻。

附图说明

图1是现有超级结器件的剖面图。

图2是图1的俯视图。

图3是缩小P柱之间间距的剖面示意图。

图4是图3的俯视图。

图5是本发明器件的俯视图。

图6是图5沿a线剖视图。

图7是图5沿b线剖视图。

附图标记说明

1是衬底或外延，2是体区，3是P柱，4是栅极。

具体实施方式

本发明提供一种超级结器件，在N型外延中具有P柱和体区，所述P柱位于体区的 下方，P柱呈平行沟槽型；体区之间的区域为JFET区域，外延表面具有栅极，所述栅极 位于体区之间的硅表面，并且栅极与P柱在平面的投影是呈垂直相交的状态，如图5所 示。

所述外延中还存在P阱5，所述P阱为栅极及和P柱以外的区域，且允许和栅极有 重叠。

超级结器件的沟道区为栅极和P阱重叠的区域。

如图6所示，为图5沿a线的剖视图，超级结器件的耐压由P柱和N型外延形成的 耗尽区提供。如图7所示，是图5由沿b线剖视的示意图，器件的导通特性是由栅极和 沟道来确定，在P柱沟槽延伸方向可以提供足够的空间来保持沟道和JFET区域的尺寸。

本发明所述的超级结器件，通过新的栅极与P柱沟槽的相对位置，在能缩小P柱沟 槽间距的同时，保持沟道足够的长度，以及沟道间JFET区域的大小，本发明将超级结 器件的耐压能力和导通特性在垂直相交的两个方向上分开来优化实现，保证MOSFET管 的正常沟道开启特性，得到较小的导通电阻。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说， 本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。