[发明专利]高速数据转接板电路

说明书

技术领域

本发明涉及高速串行数据和高速并行数据之间的相互转换技术领域，尤其涉及一种高速数据转接板电路。

背景技术

一般的高速数据转接板起到的功能为：高速串行数据和高速并行数据的之间转接。通常只是串行数据输入串行数据输出,并行数据输入串行数据输出。因为高速并行信号不利于长距离传输，而大部分串行数据传输标准都是基于时钟内嵌系统，时钟信号可以在接收端与数据信号一起被精确的恢复。也就是说时钟信号将不会伴随数据从连接的一端传至另一端。正是由于这些不同才使得串行连接技术如此的强大。所以长距离串行传输高速信号较为常见。有的时候由于信号电平或传输协议需要匹配，串行数据输入转为串行数据输出的高速数据转接板也较为常见。现在技术中较为常用的高速串行接口有：PCIExpress接口(正在迅速取代PCI和PCI-X总线)，SerialATA接口,usb3.0，光纤接口，SMA接口和SAScable接口等。

在这些高速串行链路中，最复杂的环节就是输入/输出接口。与传统低速接口不同，串行接口将可能决定一项设计的成败，或是一项产品与其它厂商产品之间的差异。要想成功的把高速串行连接应用到产品中，工程师必须面临许多挑战。对系统设计者而言，高速传输的信号完整性问题主要表现为系统边界上信号抖动的增加和减少。频率与数据边界上出现抖动的变化可能导致频率数据回复(ClockDataRecovery；CDR)系统的失效，进而导致更高的位误差率(BitErrorRates；BER)及潜在的连接失效。在许多标准中，额定的最低BER为10～12，在兼容的传送端与端之间的任何链路，都必须符合此项标准。当传送端与接受端能建立链路通路，并在符合甚至低于BER标准的情况下实现数据传送，才能被视为互通。

发明内容

为解决上述技术问题，本发明的目的是提供一种在单块电路板上既实现了高速串并行数据之间的转换也实现了并行数据到并行数据的处理转换的高速数据转接板电路。

本发明高速数据转接板电路，包括FPGA核心控制器、与所述FPGA核心控制器连接的串行输入模块、并行输入模块、串行数据输出端、并行数据输出端，所述FPGA核心控制器进行数据输入端口的选择，数据通路的处理及输出端口的配置。

具体地，所述串行输入模块包括两对SMA连接器，光纤接口和tlk2711串并转换芯片，SMA连接器，光纤接口的串行输入方式通过跳接电阻进行选择。

具体地，所述并行输入模块包括16对差分并行连接器和差分转单端驱动芯片。

具体地，所述串行数据输出端包括tlk3101串并转换芯片和SASCable。

具体地，所述并行输出模块包括16位差分并行连接器和差分转单端驱动芯片。

借由上述方案，本发明至少具有以下优点：

本发明通过FPGA软件编程的方式来选择运用那种转换方式，在单块电路板上既实现了高速串并行数据之间的转换也实现了并行数据到并行数据的处理转换。极大的提高了数据转接板的灵活性和通用性。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

图1是本发明高速数据转接板电路的示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

本发明高速数据转接板电路实现高速串行数据和高速并行数据之间的相互转换。主要包括：1，高速串行数据转换为高速并行数据。2，高速串行数据转换为高速串行数据。3，高速并行数据转换为高速并行数据。4，高速并行数据转换为高速串行数据。所有的功能都集成到一块单板上面，并能通过软件编程方法来选择本次转换是要实现那种数据转换的方式。

参见图1，本发明一较佳实施例所述的高速数据转接板电路，包括FPGA核心控制器、与所述FPGA核心控制器连接的串行输入模块、并行输入模块、串行数据输出端、并行数据输出端，所述FPGA核心控制器进行数据输入端口的选择，数据通路的处理及输出端口的配置。

FPGA核心控制器，用来实现板子个个部分的协调工作。FPGA通过内部编程来实现数据输入端口的选择，数据通路的处理及输出端口的配置。

串行输入模块，包括两对SMA连接器，光纤接口和tlk2711串并转换芯片。SMA连接器，光纤接口两种串行输入方式可以通过跳接电阻来选择使用那种数据输入方式。