[发明专利]一种计算存储一体的分布式计算机

说明书

一种计算存储一体的分布式计算机架构，包括中央处理器和一个或多个计算单元，所述计算单元基于3D封装工艺封装于DDR芯片中，每个DDR芯片封装多层DRAM和一层逻辑电路层，逻辑电路层包括一个DMA和一个或多个计算单元，其中所述计算单元直接对DRAM进行访问，所述中央处理器经存储控制器通过分层的存储体系对DRAM进行访问，所述中央处理器和计算单元通过所述DMA实现快速块数据交换，中央处理器运行操作系统，并实现必要的控制类操作，计算单元负责完成计算任务。本发明基于3D封装技术，实现了计算单元和中央处理器的交互配置，由集中式的计算模式转换为分布式计算模式，大大减小了中央处理器的负担。

技术领域

本发明属于计算机架构领域，涉及一种计算存储一体的体系结构以及针对该体系结构的编程模型设计，特别涉及一种计算存储一体的分布式计算机。

背景技术

近几十年来，处理器和存储器的迅速发展给人们的生活带来了很大的便捷。微处理器的主频日益提高、性能飞速增长的同时，存储器的单片容量不断创出新高、访问时间也不断下降。然而，微处理器的性能以每年60％的速率在发展，而DRAM的访问时间的改善速率大约为每年7％。因此，计算机设计者面临着一个处理器和存储器性能差距日益扩大的问题。目前，这是提升计算机整体性能的最大的障碍，存储器的性能已经成为整个计算机系统的最大瓶颈。

随着工艺的发展，在体系结构中引入越来越多级的cache成为可能。Cache的引入可以缩短存储系统的延迟，但是cache的级数不可能无限的增加，而且在最坏的情况下，cache的级数过多甚至会使得系统延迟更大。而且cache的带宽有限，多级cache的引入带来的带宽增加也很少。

在传统的计算体系结构中，计算单元主要包括CPU，GPU和DSP等。在数据处理的过程中，数据被从内存中取出，跨过层层的存储体系，传输到计算单元所在的位置进行计算，最后再存回存储器。这样的结构称为以计算为中心的体系结构。随着时代的发展，计算机的应用需求也发生了很大的变化。如今我们已经进入大数据的时代，计算机需要处理的数据量越来越庞大。相对于数据计算来说，数据存取所占的比例也越来越大，除了上述的延迟和带宽的限制之外，功耗的问题也越来越严重。传统的以计算为中心的体系结构越来越不能适用于现在的应用需求。

一个有效的解决办法就是在靠近存储器的位置额外放置计算单元，该计算单元不需要跨过层层的存储体系进行数据存取，将原来的以计算为中心转化为以数据为中心。早期所提出的计算存储一体的体系结构普遍采用在一块芯片中集成处理逻辑和存储器的方式。但由于生产处理器的工艺和生产存储器的工艺差别迥异，要生产这样的集成了处理器和存储器于一体的体系结构是非常昂贵的，因此商业上没有生产过具有该体系结构的计算机。

随着时代的发展，微电子工艺水平不断进步，如今出现的3D封装技术允许将不同工艺的DRAM和计算单元集成在一起。比如，Micron公司就提出了HMC(Hybrid Memory Cube)结构。HMC采用了3D封装技术，将多层DRAM以及电路层堆叠在一起。其中，逻辑电路层负责各层DRAM的排序，刷新，数据路由，纠错，以及与主处理器之间的高速互联等任务。各层之间通过TSV(Through Silicon Vias)技术和微细铜柱互连。TSV可以在纵向上提供数以千计的互联，支持多层堆叠，这大大缩短了了数据传输的距离，减小了功耗。多层DRAM的堆叠带来了高密度的引脚排列。相对于普通的DDR3，HMC的能效比提高了6倍多。HMC提高了存储密度，缩短了访问延迟，提高了数据带宽。对于多核系统，HMC增加了请求响应率，通过设计抽象接口，实现了一种新的DRAM控制策略，减少CPU和DRAM之间的互动。

新技术的出现为计算存储一体的计算机架构的研究带来了新的契机。近几年提出了NDP(Near Data Processing)的概念，利用3D封装技术，将计算单元集成在3D-DRAM的逻辑电路层，计算单元可以在数据所在的位置完成计算，以减少数据移动的距离。然而针对这一理念的具体的架构设计仍在探索之中，目前还没有任何具体的设计实现。

发明内容