[发明专利]异步逐次逼近型模数转换电路

说明书

一种异步逐次逼近型模数转换电路，包括：采样保持电路、数模转换电路、第一电压比较电路、第一逻辑电路以及脉冲产生电路；响应于锁存信号的有效电平，所述第一电压比较电路对其输入信号进行比较，并输出第一逻辑电平和第二逻辑电平；响应于所述标识信号的有效电平，所述第一逻辑电路根据所述第一逻辑电平和第二逻辑电平识别所述第一电压比较电路的比较结果；所述脉冲产生电路产生所述锁存信号和标识信号；其中，所述锁存信号和标识信号的有效电平的生成时刻独立于所述第一逻辑电平和第二逻辑电平。本发明可消除由比较电路亚稳态问题带来的比较电路比较不完的问题，保证异步逐次逼近型模数转换电路的精度，且更易实施、成本较低。

技术领域

本发明涉及电子技术领域，尤其是涉及一种异步逐次逼近型模数转换电路。

背景技术

在直接模数转换器(ADC，Analog-to-Digital Converter)中，逐次逼近型模数转换器(SAR ADC，Successive Approximation Register Analog-to-Digital Converter)是较为常用的一种。它的转换过程与用天平称物重相似，而SAR ADC是将输入模拟信号与不同的参考电压做多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量，所述参考电压通常为数模转换器(DAC，Digital-to-Analog Converter)所产生。逐次逼近型模数转换器包括同步和异步两种，其中，同步逐次逼近型模数转换器(SSAR，SynchronousSuccessive Approximation Register Analog-to-Digital Converter)在每一个时钟周期对所述输入模拟信号与所述参考电压比较一次，相比较而言，异步逐次逼近型模数转换器(ASAR ADC，Asynchronous Successive Approximation Register Analog-to-DigitalConverter)却具有不同的控制逻辑，可以在一个时钟周期内完成所述输入模拟信号与所述参考电压的所有比较，因而具有更快的转换速度。

图1为一种现有的异步逐次逼近型模数转换电路10的电路图，主要包括以下部分：采样保持电路101、比较电路103、异或门电路104、异步逐次逼近逻辑电路105以及数模转换电路102。其中，输入信号V_in经由采样保持电路101连接至比较电路102的第一输入端，比较电路输出电压V_Comp连接至异或门电路104并连接至异步逐次逼近逻辑电路105，异或门电路104的输出端连接至异步逐次逼近逻辑电路105，异步逐次逼近逻辑电路105根据其输入信号进行逻辑运算，得到数字输出信号V_out作为输出，该输出直接作为控制信号再传输至数模转换电路102的输入端，数模转换电路102的输出信号传输至比较电路102的第二输入端；其中，所述比较电路103响应于锁存(Latch)信号，开始对其输入信号进行比较，当比较完成时，异或门电路104输出的标识(Flag)信号变为有效电平被异步逐次逼近逻辑电路105所识别，异步逐次逼近逻辑电路105控制所述比较电路103开始下一次的比较。

但比较电路的亚稳态问题会限制异步逐次逼近型ADC的应用，从而将影响其有效位数等性能。

发明内容

本发明解决的技术问题现有技术的异步逐次逼近型模数转换电路中存在的比较电路亚稳态的问题。

为解决上述技术问题，本发明实施例提供一种异步逐次逼近型模数转换电路，适于将第一模拟信号转换为第一数字信号，包括：采样保持电路、数模转换电路、第一电压比较电路、第一逻辑电路以及脉冲产生电路；其中，

所述采样保持电路的输入端作为所述异步逐次逼近型模数转换电路的输入端，并输入所述第一模拟信号，所述采样保持电路的输出端输出第二模拟信号；

所述数模转换电路的输入端输入所述第一数字信号，所述数模转换电路的输出端输出第三模拟信号；