[发明专利]一种MIMO系统的预编码方法

说明书

本发明公开了一种MIMO系统的预编码方法，包括以下步骤：步骤1：信道探测，显式反馈信道状态信息，获取信道矩阵H；步骤2：对信道矩阵H进行分块零化，得到准对角矩阵X和分块初等列变换矩阵Q；步骤3：对准对角矩阵X进行分块奇异值分解，得到酉矩阵V；步骤4：根据矩阵Q和矩阵V，得到预编码矩阵W，进行预编码。主要使用矩阵分块零化和对准对角矩阵进行SVD相结合的方法求得预编码矩阵，本发明在不明显影响预编码性能的前提下，避免了大量高阶复数矩阵运算，同时大大减少了直接对矩阵分解所需的迭代次数，从而降低硬件资源的开销。

技术领域

本发明属于无线通信技术领域，特别涉及一种MIMO系统的预编码方法。

背景技术

多输入多输出(下文简称，MIMO)技术是新一代无线通信的主流技术，在很多超高速无线局域网(WLAN)的标准中都有应用，例如IEEE 802.11ac协议等。基于MIMO的预编码技术能够消除发送数据流之间的干扰，提高MIMO信道的容量，从而提高整个系统的吞吐率和数据可靠性，因此成为超高速无线局域网中的关键技术之一。

常见的用于硬件实现的预编码算法中，基于迫零(下文简称，ZF)的方法最为简单，然而系统在低信噪比时对噪声十分敏感，会放大噪声的影响，使得预编码性能并不理想；且在系统天线数增多时，会涉及到高阶复矩阵的求逆，对硬件资源消耗较多。奇异值分解(Singular Value Decomposition，下文简称SVD)的方法将MIMO信道分解成若干个平行的子信道，可以提升系统的链路性能，然而其硬件实现方法极其复杂，尤其是在天线数增加到多于2根时，无论是Golub-Kahan-Reinsch方法还是雅可比(Jacobi)类算法，都需要大量的迭代，且每次迭代都涉及到许多坐标旋转数字计算(下文简称CORDIC)模块以及开方运算，这使得资源的消耗呈指数级增长。

无线通信系统原型机设计验证的方案之一是基于FPGA(现场可编程门阵列)平台进行开发。FPGA是专用集成电路中集成度最高的一种，具有静态可重复编程和动态在系统重构的特性，灵活性高，处理速度快。但是FPGA资源是有限的，现有的方法计算复杂度高，需要很大的硬件开销。

发明内容

发明目的：为了克服现有技术的不足，本发明提供了一种计算复杂度低，有效提高预编码性能的MIMO系统的预编码方法。

技术方案：本发明提供了一种MIMO系统的预编码方法，包括以下步骤：

步骤1：信道探测，显式反馈信道状态信息，获取信道矩阵H；

步骤2：对信道矩阵H进行分块零化，得到准对角矩阵X和分块初等列变换矩阵Q；

步骤3：对准对角矩阵X进行分块奇异值分解，得到酉矩阵V；

步骤4：根据矩阵Q和矩阵V，得到预编码矩阵W，进行预编码。

进一步，所述步骤1中获取信道矩阵H的方法为：

步骤11：MIMO系统发射端通过4根天线发送一个空数据分组(下文简称NDP)帧；

步骤12：接收端将接收信号同步后进行信道估计，得到并反馈信道矩阵H，包括如下步骤：

步骤121：采用差分延时相关符号同步方法获取NDP帧开始位置信息，延时后得到VHT-LTF起始位置；

步骤122：经过离散傅里叶变换(下文简称FFT)将分组转换到频域后，根据VHT-LTF字段通过最小方差算法计算出信道矩阵H，并反馈给发射端，信道矩阵H为4阶复矩阵,同时，信道矩阵H为n阶方阵。

进一步，所述步骤2中得到准对角矩阵X和分块初等列变换矩阵Q的方法为：

步骤21：对信道矩阵H以2×2分块方式进行分块，得到四个2×2子块矩阵A、B、C、D，表示为：