[发明专利]一种FPGA芯片基本单元的设计方法

权利要求书

1.一种FPGA芯片基本单元的设计方法，其特征在于，所述方法包括：

将FPGA芯片切分为多个基本单元；

获取各所述基本单元输入输出端口的时序约束信息，并根据所述时序约束信息完成各所述基本单元的内部物理设计；

获取各所述基本单元中要穿过的金属线的时序约束信息，根据所述金属线的时序约束完成所述金属线布线；

对所述金属线的布线结果进行仿真；对各所述基本单元的所述布线结果进行时序仿真；

确定各所述基本单元为物理上完全独立的单元后，根据所述多个基本单元产生FPGA芯片的单一层次的网表；其中，所述物理上完全独立的单元是指基本单元的四周分布着输入输出端口，并且所述基本单元的连线分布在所述基本单元的内部；所述网表包括各基本单元、各基本单元的所有输入输出端口、以及各基本单元输入输出端口上的连线信息；所述单一层次的网表使各基本单元可直接根据需要自由组合；

根据所述网表生产流片。

2.根据权利要求1所述的方法，其特征在于，所述基本单元包括嵌入式存储器单元、数字声音处理器单元、输入输出单元、可编程逻辑块单元以及带本地存储器的可编程逻辑块单元；沿水平方向放置的辅助单元以及沿垂直方向放置的辅助单元。

3.根据权利要求2所述的方法，其特征在于，所述沿水平方向的辅助单元包括嵌入式存储器辅助单元、数字声音处理器辅助单元、输入输出辅助单元、可编程逻辑块辅助单元以及带本地存储器的可编程逻辑块辅助单元；且沿水平方向的辅助单元在水平方向上的物理尺寸与被辅助的基本单元的尺寸吻合。

4.根据权利要求2所述的方法，其特征在于，所述沿垂直方向放置的辅助单元包括第一辅助单元、第二辅助单元以及第三辅助单元；其中，

所述第一辅助单元包括嵌入式存储器辅助单元、数字声音处理器辅助单元、输入输出辅助单元、可编程逻辑块辅助单元以及带本地存储器的可编程逻辑块辅助单元；

所述第二辅助单元包括一个或多个锁相环辅助单元；

所述第三辅助单元，用于核心上电初始化。