[发明专利]一种视频处理芯片功能验证装置和方法

权利要求书

1.一种视频处理芯片功能验证装置，用于对V-by-One接口的4K2K视频处理芯片的功能进行验证，其特征在于，包括：

信号发生模块，用于生成测试信号，所述测试信号为多通道V-by-One信号；

串并转换模块，用于将所述测试信号的各通道的V-by-One信号分别转换为并行数据；

解析模块，用于分别将所述并行数据按照VGA协议规定的模式解析生成VGA信号；

采样模块，用于对所述VGA信号进行时钟域转换处理，并判断所述VGA信号是否符合待验证芯片接收数据的VGA协议，若是，则将所述VGA信号发送至所述待验证芯片；若否，则对所述VGA信号进行调整后发送至所述待验证芯片；

编码模块，用于接收所述待验证芯片输出的数据，并对所述待验证芯片输出的各通道对应的数据分别按照V-by-One协议规定的模式进行编码，生成V-by-One协议模式数据；

并串转换模块，用于对所述V-by-One协议模式数据进行并串转换生成多通道V-by-One信号；

显示模块，用于对所述多通道V-by-One信号进行显示。

2.根据权利要求1所述的装置，其特征在于，所述装置还包括：第一位宽转换模块和第二位宽转换模块；

所述第一位宽转换模块用于将所述并行数据的位宽转换为第一预设位宽，所述第一预设位宽为所述解析模块能够接收数据的位宽；

所述第二位宽转换模块用于将所述V-by-One协议模式数据的位宽转换为第二预设位宽，所述第二预设位宽为所述并串转换模块能够接收数据的位宽。

3.根据权利要求2所述的装置，其特征在于，所述装置还包括：信号滤波模块；

所述信号滤波模块用于去除所述VGA信号中的噪声。

4.根据权利要求3所述的装置，其特征在于，所述装置还包括：第一调整模块和第二调整模块；

所述第一调整模块用于将各VGA信号输入所述采样模块的输入顺序调整为第一顺序，所述第一顺序为所述待验证芯片正确接收各VGA信号时各VGA信号的输入顺序；

所述第二调整模块用于将所述编码模块接收所述待验证芯片输出的各通道对应的数据的接收顺序调整为第二顺序，所述第二顺序为所述显示模块正确接收所述多通道V-by-One信号时各通道V-by-One信号的输入顺序。

5.根据权利要求4所述的装置，其特征在于，所述装置还包括：参考时钟生成模块、第一锁相环模块以及第二锁相环模块；

所述参考时钟生成模块，用于接收外部时钟信号并根据所述外部时钟信号生成参考时钟信号；

所述串并转换模块还用于根据所述参考时钟信号生成第一恢复时钟信号；

所述第一锁相环模块用于根据所述第一恢复时钟生成第一工作时钟信号；

串并转换模块用于通过所述第一恢复时钟信号和所述第一工作时钟信号将各通道的V-by-One信号分别转换为并行数据；

所述第一位宽转换模块通过所述第一恢复时钟信号进行所述并行数据的写入以及根据所述第一工作时钟信号将所述并行数据的位宽转换为第一预设位宽；

所述解析模块通过所述第一工作时钟信号将所述并行数据按照VGA协议规定的模式解析生成VGA信号；

所述信号滤波模块通过所述第一工作时钟信号去除所述VGA信号中的噪声；

所述第一调整模块通过所述第一工作时钟信号将各VGA信号输入所述采样模块的输入顺序调整为第一顺序；

所述并串转换模块还用于根据所述参考时钟信号生成第二恢复时钟信号；

所述第二锁相环模块用于根据所述第二恢复时钟生成第二工作时钟信号和第三工作时钟信号；

所述第二调整模块通过所述第二工作时钟信号将所述编码模块接收所述待验证芯片输出的各通道对应的数据的接收顺序调整为第二顺序；

所述编码模块通过所述第二工作时钟信号将和第三时钟信号对所述待验证芯片输出的各通道对应的数据分别按照V-by-One协议规定的模式进行编码；

所述第二位宽转换模块通过所述第二恢复时钟信号进行所述V-by-One协议模式数据的写入并通过所述第二工作时钟周期将所述V-by-One协议模式数据的位宽转换为第二预设位宽；

所述并串转换模块通过所述第二恢复时钟信号和所述第二工作时钟信号对所述V-by-One协议模式数据进行并串转换；

所述采样模块通过所述第一工作时钟信号和所述第二工作时钟信号对所述VGA信号进行时钟域转换处理。