[发明专利]一种数据处理电路、系统及数据处理方法

说明书

本发明公开了一种数据处理电路、系统及数据处理方法，电路包括：多核可编程逻辑和2个以上的单核DSP，多核可编程逻辑进一步包括FPGA核和1个以上的ARM核。FPGA核将采集到的数据传输至单核DSP，单核DSP对数据进行计算后将计算结果返回至FPGA核，并由FPGA核对外部的控制对象进行实时控制。ARM核通过多核可编程逻辑内部的数据交互读取FPGA核的数据，并对外输出来自于FPGA核的数据。本发明能够解决现有电路存在的数据传输效率低、电路复杂且庞大、占用大量接口资源的技术问题。

技术领域

本发明涉及数据处理技术领域，尤其是涉及一种应用于复杂实时控制与逻辑控制的具有多核可编程逻辑和多个DSP的电路、系统及数据处理方法。

背景技术

在现有技术中，FPGA（Fielde Programmable Logic Array，现场可编程逻辑阵列）具有高效的数据管理与实时数据通讯能力，ARM（Advanced RISC Machine，精简指令集微处理器）具有优秀的逻辑控制能力，而DSP（Digital Signal Processor，数字信号处理器）具有强大的数学运算与实时数据处理能力，将三者结合用于需同时完成复杂实时数据处理与逻辑控制功能的领域，是一种较好的技术方案。在FPGA+ARM+DSP的架构中，FPGA、ARM和DSP三者之间都需要交换数据。在不同的应用场合中，三者之间需交换的数据多少，以及对于实时性的要求并不完全一样。在某些场合中，FPGA与ARM需要交换大量数据但实时性要求低，与DSP需交换的数据较少且实时性要求高，而ARM与DSP交换的数据最少。因此，如何根据工程实际的需要，设计出能在FPGA、ARM和DSP之间更加高效地传输数据的架构，是本领域亟待解决的技术问题。

在现有FPGA+ARM+DSP架构的技术方案中，有的方案是采用FPGA、ARM和DSP均为独立芯片，FPGA与ARM、DSP之间直接交互数据，ARM和DSP之间通过外部双口RAM交换数据。有的方案则是采用ARM和DSP集成在同一芯片内，FPGA与ARM及DSP之间直接交换数据。在第一种现有方案中，FPGA与ARM、DSP都需要交换数据的接口，硬件较为庞大。FPGA和ARM、DSP进行大量数据交换时效率较低，形成实时数据交换的通道瓶颈。同时，ARM和DSP之间通过外部双口RAM交换数据，占用ARM和DSP的大量资源，效率更加低下。而在第二种现有方案中，ARM和DSP之间交换数据的效率较高，但FPGA与ARM、DSP进行大量数据交换时效率较低，形成实时数据交换的通道瓶颈。

包括上述两种技术方案在内的现有技术均存在以下技术缺陷：

（1）现有使用FPGA+ARM+DSP架构的系统，在FPGA与ARM之间大量实时数据交换时会出现通道瓶颈问题，导致数据流无法在FPGA、ARM和DSP中高效率传输；

（2）现有使用FPGA+ARM+DSP架构的系统，由于芯片数量的增加造成控制单元印制板面积增大、外部电路复杂，对控制系统的性能提升产生负面影响；

（3）现有使用FPGA+ARM+DSP架构的系统利用传统的并性总线，传统的并行总线技术是一种单端总线技术，需要占用芯片的大量接口、布线麻烦，且通讯速率受到限制。

发明内容

有鉴于此，本发明的目的在于提供一种数据处理电路、系统及数据处理方法，解决现有电路存在的数据传输效率低、电路复杂且庞大、占用大量接口资源的技术问题。

为了实现上述发明目的，本发明具体提供了一种数据处理电路的技术实现方案，一种数据处理电路，包括：多核可编程逻辑和2个以上的单核DSP，所述多核可编程逻辑进一步包括FPGA核和1个以上的ARM核。所述FPGA核将采集到的数据传输至所述单核DSP，所述单核DSP对数据进行计算后将计算结果返回至所述FPGA核，并由所述FPGA核对外部的控制对象进行实时控制。所述ARM核通过所述多核可编程逻辑内部的数据交互读取所述FPGA核的数据，并对外输出来自于所述FPGA核的数据。