[发明专利]一种用于可编程器件的降低时钟偏移的方法

说明书

本发明提出一种用于可编程器件的降低时钟偏移的方法，将芯片时钟分为第一时钟层次和若干个第二时钟层次，第一时钟层次和第二时钟层次均采用单向鱼骨型时钟走线，第一时钟层次为垂直时钟走线，第二时钟层次均为水平时钟走线，第一时钟层次与时钟源相连，第一时钟层次通过多路选择器MUX或时钟缓冲器与第二时钟层次相连，第二时钟层次的时钟通过时钟缓冲器与若干个时钟负载相连，通过时钟缓冲器的单元延迟的差异来补偿每级时钟层次的时钟偏移，从而降低时钟架构总的时钟偏移，实现芯片中各时钟负载处具有较小的时钟偏移。

技术领域

本发明属于集成电路领域，尤其是涉及一种用于可编程器件的降低时钟偏移(SKEW)的方法。

背景技术

可编程逻辑器件等芯片中，由于其逻辑资源的组织和布局有特定的规划，不像一般ASIC等器件，其时钟可以在时钟流程的CTS阶段进行时钟综合，以形成多层次、多分枝的时钟树。而可编程逻辑器件为了逻辑资源的可编程性，其逻辑资源的层次、分块、布局预先都已规划好，所以，时钟资源也跟着一起预先规划好，包括时钟架构的层次、时钟资源(PLL、时钟缓冲器、MUX等)的分布和走线。

时钟树的结构设计包括以下几个方面：时钟网络的设计(H树、二叉树、鱼骨型等选择)、时钟树的层数、每层的分枝数和每个分枝的驱动器种类。时钟树的设计将影响芯片的时钟偏移(SKEW)、延迟和时钟不确定性。时钟树的设计目标首先是减小时钟树的偏移、不确定性，其次还要考虑到时钟树延迟、功耗和时钟树所需要的芯片面积。在设计中往往需要通过时钟树层次、分枝数、时钟驱动器的设计来折中这些指标。

目前的可编程器件的时钟树结构是对时钟进行分层设计，采用鱼骨型走线来实现时钟结构。该结构具有结构简单、层次明显、与可编程资源的契合度好等优点，但设计的时钟树具有较大的时钟偏移。

而一般的ASIC的时钟树综合技术虽然能够减小时钟偏移，但不能应用于可编程逻辑器件的时钟树设计，因为其没有提前规划好时钟层次、分块、布局、走线，不能和其它可编程逻辑单元整合在一起，不易于根据用户设计对时钟进行布局布线和时钟资源进行可编程设计。

发明内容

本发明所解决的技术问题在于提供一种用于可编程器件的降低时钟偏移(SKEW)的方法，将时钟分为两个层次，每个层次采用单向的鱼骨型时钟走线，通过具有不同单元延迟的时钟缓冲器补偿时钟偏移，从而降低时钟偏移以实现芯片中各时钟负载处具有较小的时钟偏移。

实现本发明目的的技术解决方案为：

一种用于可编程器件的降低时钟偏移的方法，将芯片时钟分为第一时钟层次和若干个第二时钟层次，第一时钟层次和第二时钟层次均采用单向鱼骨型时钟走线，其中，第一时钟层次为垂直时钟走线，第二时钟层次均为水平时钟走线。第一时钟层次与时钟源相连，第一时钟层次通过多路选择器MUX或时钟缓冲器与第二时钟层次相连，第二时钟层次的时钟通过时钟缓冲器与若干个时钟负载相连，近时钟源端的时钟缓冲器的单元延迟比远时钟源端的时钟缓冲器的单元延迟大，时钟缓冲器之间的单元延迟差等于对应时钟之间的走线延迟。

进一步的，本发明的用于可编程器件的降低时钟偏移的方法，时钟源和第一时钟层次之间设置锁相环。

进一步的，本发明的用于可编程器件的降低时钟偏移的方法，时钟缓冲器中设置时钟控制使能。

进一步的，本发明的用于可编程器件的降低时钟偏移的方法，时钟缓冲器为可编程控制的时钟缓冲器。

进一步的，本发明的用于可编程器件的降低时钟偏移的方法，时钟负载为寄存器或锁存器或存储器。

本发明采用以上技术方案与现有技术相比，具有以下技术效果：

1、本发明的方法能够与其他可编程逻辑单元整合在一起使用；

2、本发明的方法能够降低时钟偏移、延迟和时钟功耗；