[发明专利]屏蔽栅功率器件及其制造方法

说明书

本发明公开了一种屏蔽栅功率器件，导通区元胞包括：形成于第一N型外延层中的屏蔽栅沟槽，沟槽屏蔽栅电极形成于屏蔽栅沟槽中；在第一N型外延层的顶部的第二N型外延层中形成有栅极沟槽，栅极沟槽位于屏蔽栅沟槽的顶部且二者对准，沟槽栅电极形成于栅极沟槽中；沟道区由形成于第二N型外延层中的P阱组成，沟道区底部的第一或二N型外延层组成漂移区；各屏蔽栅沟槽和漂移区呈交替排列的结构，第一和二N型外延层为工艺上互相独立的结构，屏蔽栅沟槽和栅极沟槽为工艺上互相独立的结构，单独通过屏蔽栅沟槽工艺确定元胞的步进。本发明还公开了一种屏蔽栅功率器件的制造方法。本发明能缩小器件元胞的横向步进，降低工艺难度，改善器件的性能。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种屏蔽栅功率器件；本发明还涉及一种屏蔽栅功率器件的制造方法。

背景技术

如图1所示，是现有屏蔽栅功率器件的结构示意图；现有屏蔽栅功率器件的导通区由多个元胞周期性排列组成，各所述元胞包括：

形成于半导体衬底如硅衬底101表面的N型外延层102，在N型外延层102形成有沟槽511，沟槽屏蔽栅电极411由填充于所述沟槽511底部的多晶硅组成，沟槽栅电极421由填充于沟槽511的顶部的多晶硅组成；沟槽屏蔽栅电极411和沟槽511的底部表面和侧面之间隔离有屏蔽介质膜311；沟槽屏蔽栅电极411和沟槽栅电极421之间隔离有栅极间隔离介质膜321；沟槽栅电极421和沟槽511侧面之间隔离有栅介质膜331；其中，屏蔽介质膜311、栅极间隔离介质膜321和栅介质膜331都能为氧化膜。

P阱201形成于N型外延层102顶部并作为沟道区。由N+区组成的源区203形成于沟道区201的表面；层间膜106覆盖形成有沟槽栅电极421和源区203的N型外延层102表面。接触孔71穿过层间膜106和源区203接触，在接触孔71底部形成有由P+区组成的沟道引出区202；接触孔71和正面金属层图形化后形成的源极81连接。

在导通区的外侧形成有栅电极连接区和屏蔽电极连接区，屏蔽电极连接区用于将沟槽屏蔽栅电极411的电极引出，栅电极连接区用于实现将沟槽栅电极421的电极即栅极引出。

屏蔽电极连接区中形成有沟槽512，一般沟槽512和沟槽511同时形成且相互连通；在沟槽511中填充有多晶硅412，通常多晶硅412和沟槽屏蔽栅电极411同时形成，但是对多晶硅412不进行回刻，从而使多晶硅412填充于沟槽512的整个深度范围内；多晶硅412和沟槽512的底部表面和侧面之间隔离有介质膜312，通常介质膜312和屏蔽介质膜311同时形成。多晶硅412和沟槽屏蔽栅电极411接触连接。在多晶硅412的顶部形成有接触孔72，接触孔72也连接到源极81所对应的正面金属层，即源极81也同时作为屏蔽栅金属电极。由于沟槽512的顶部要形成接触孔72，故沟槽512的宽度一般设置的比沟槽511的大。

栅电极连接区中形成有沟槽513，一般沟槽513和沟槽511同时形成且相互连通；通常在沟槽513中的填充结构也设置的和沟槽511中的一样，其中填充于沟槽513底部的多晶硅413和沟槽屏蔽栅电极411同时形成；填充于沟槽513顶部的多晶硅423和沟槽栅电极421同时形成；多晶硅413和沟槽513的底部的内部表面隔离的介质膜313和屏蔽介质膜311同时形成；多晶硅413和423之间的介质膜323和栅极间隔离介质膜321同时形成；多晶硅423和沟槽513顶部的侧面之间的介质膜333和栅介质膜331同时形成。在多晶硅423的顶部形成有接触孔73，接触孔73连接到正面金属层图形化后形成的栅极83。