[发明专利]一种防御差分功耗分析的静态随机存储器

说明书

本发明公开了一种防御差分功耗分析的静态随机存储器，包括复制位线电路、译码器、地址锁存电路、时钟电路、n位存储阵列、n位数据选择器、n位输入电路和n位输出电路，输出电路包括灵敏放大器和数据锁存电路，第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管构成灵敏放大器，两个或非门、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管构成数据锁存电路；优点是在读取数据时每个工作周期的功耗都保持基本一致，具有较强的防御差分功耗分析能力。

技术领域

本发明涉及一种静态随机存储器，尤其是涉及一种防御差分功耗分析的静态随机存储器。

背景技术

随着网络技术和无线通讯技术的发展，个人信息存储与传输的安全性受到越来越多的关注。存储个人信息的电子设备通常通过加密的方式确保信息的安全，但攻击者可通过旁道攻击，利用硬件加密时泄露的功耗、时间、电磁波等信息来获取密钥。差分功耗分析是目前使用最广泛与有效的旁道攻击方法，它通过分析硬件加密过程中数据处理与功耗的相关性来获取密钥，严重威胁到加密设备的安全性。近些年来学者们发现消除电路的功耗与所处理数据的相关性能可以有效地防御差分功耗分析，越来越多的文献报告采用晶体管级的电路设计技术来消除功耗与数据之间的相关性，如双轨预充逻辑中的灵敏放大逻辑、波动动态差分逻辑和电荷分享对称绝热逻辑等，它们都通过利用互补的输出达到实现每个周期功耗基本一致的目的。

静态随机存储器是一种高性能的存储器，在加密电路中被广泛采用，但由于电路功耗与所读取数据相关，存在被差分功耗分析破译的可能性。现有的静态随机存储器(容量为2m×n，m和n均为大于等于1的整数)通常包括复制位线电路、译码器、地址锁存电路、时钟电路、n位存储阵列、n位数据选择器、n位输入电路和n位输出电路，n为大于等于1的整数，译码器分别与复制位线电路、地址数据锁存电路、n位存储阵列和n位数据选择器连接，时钟电路分别与复制位线电路、n位输入电路和n位输出电路连接，第j位输入电路和第j位数据选择器连接，复制位线电路与n位输出电路连接，第j位数据选择器分别与第j位存储阵列和第j位输出电路连接，j＝1，2，…，n；其原理框图如图1和图2所示。

目前，现有的静态随机存储器中的输出电路通常由锁存型灵敏放大器与数据锁存电路组成，其电路图如图3所示。该输出电路的时序示意图如图4所示，根据上一周期与当前周期读取数据的不同，该输出电路电路有4种工作状态，其工作状态如表1所示：分别为上一周期读1，当前周期读1(S11)；上一周期读1，当前周期读0(S10)；上一周期读0，当前周期读0(S00)；上一周期读0，当前周期读1(S01)。

表1 现有的静态随机存储器中的输出电路的不同工作状态