[发明专利]用于高频全数字锁相环的高精度数字控制振荡器

说明书

本发明涉及一种用于高频全数字锁相环的高精度数字控制振荡器，包括电感、电容阵列以及差分耦合对管，所述电容阵列包括粗调电容阵列和精调电容阵列，所述精调电容阵列包括若干高精度电容单元，所述高精度电容单元包括三个MOM电容和两个NMOS管，其中第三MOM电容分别与第一MOM电容和第二MOM电容的一端相连接，第一MOM电容和第二MOM电容的另一端分别与差分时钟输出连接，两个NMOS管的漏极分别接在第三MOM电容两端，两个NMOS管的栅极短接且连接控制字，两个NMOS管的源极短接且接地。本发明能够达到比工艺库中最小电容更小的最小有效电容值变化的设计要求，相比传统的数字控制振荡器具有明显的优势。

技术领域

本发明属于高速数据通信集成电路的技术领域，所发明的新型高精度数字控制振荡器能够应用于各类数字锁相环系统中，该高精度数字控制振荡器能提高振荡器电容精度，从而减小数控振荡器的最小增益，抑制相位噪声减小时钟抖动。

背景技术

图1为典型的全数字锁相环系统，该系统主要由鉴频鉴相器101、数字环路滤波器102、LC型数字控制振荡器103以及分频器104组成。参考时钟105与分频器104的输出信号109经由鉴频鉴相器101处理得到相位的超前/滞后信号106，该信号经由数字环路滤波器102处理后得到数字控制振荡器103的控制字107，不同的控制字107与数字控制整荡器输出108的振荡频率一一对应，信号108经过分频器104分频后得到信号109，整个全数字锁相环系统，通过改变信号108的频率来调整信号108的相位，从而实现锁相这一目的。通常，为了实现快速锁相和精确锁相这两个目的，全数字锁相环的锁相过程分为两个阶段，分别是粗调阶段和精调阶段，粗调阶段即为频率追踪阶段，精调阶段即为相位追踪阶段，在粗调阶段，为了尽快将信号108的频率锁定在目标频率，通常选择较大的环路带宽和较大的数字控振荡器的增益，而在精调阶段，为了减小时钟抖动，使信号108的频率和相位准确的稳定在目标值，选择较小的环路带宽和较小的数字控制振荡器的增益。

对于LC型数字控制振荡器的输出频率

通常在片上改变电感值是非常困难的，所以一般通过改变电容阵列的电容值来改变输出频率，当振荡频率接近目标频率后，对上式做一阶导数，得到

如果数控振荡器的最小有效电容为ΔC_min，那么当电容的控制字发生变化时，振荡器输出频率的变化大小可以表示为

则上式是该数控振荡器的最高调频精度，即为数控振荡器的最小增益。因此当全数字锁相环系统稳定在目标频率附近后(即进入精调阶段后)，其调频精度主要由两个因素决定：第一，当前接入LC回路的总电容大小，总电容值越大则调频精度越高；第二，数控振荡器最小有效电容值的大小，最小有效电容值越小则振荡器的调频精度越高。

随着对于高速通信系统的需求，数据传输需要的时钟频率目前已达到几个吉赫兹(GHz)或几十吉赫兹，由上述公式可以看出，为了得到较高的频率，电容电感阵列的乘积需要做到很小，这就决定了上式中f/C的比值会比较大，所以只能通过减小数控振荡器最小有效电容值ΔC_min来减小数控振荡器的最小增益。由于工艺限制，工艺库中提供的最小电容值仍不能满足需求，目前通常采用以下两种方案来解决最小电容值得问题：方案一是最小电容不使用工艺库中的电容，使用设计者自己搭建的电容；方案二是通过delta-sigma调制技术来控制可变电容器来实现更小的电容值。方案一面临的问题是设计者自己搭建的电容很容易受到工艺偏差的影响而与设计指标不符，很难控制具体电容值；方案二虽然看似解决了最小电容值问题，但是这是通过采用模拟锁相环的压控振荡器的方案来解决的，最终得到的是一个数字/电压混合控制振荡器结构，这将面临压控振荡器所面临的振荡器增益线性度问题，而纯粹的数字控制振荡器却有着极好的线性度，而且引入delta-sigma调制技术会带来额外的功耗，所以这并不是一个完美的解决方案。

发明内容