[发明专利]一种半导体超结功率器件

权利要求书

1.一种半导体超结功率器件，包括终端区和元胞区，所述元胞区包括衬底外延层内的漏区、JFET区和多个垂直平行的柱状掺杂区，所述柱状掺杂区的顶部分别设有体区，所述体区内设有源区,所述体区和JFET区之上设有栅氧化层，所述栅氧化层之上设有栅极,其特征在于，所述相邻的柱状掺杂区之间设有两种或两种以上不同宽度的间距，并且所述体区设有两种或两种以上的不同宽度。

2.根据权利要求1所述的一种半导体超结功率器件，其特征在于，所述栅极是覆盖沟道区和所述JFET区的全栅栅极。

3.根据权利要求1所述的一种半导体超结功率器件，其特征在于，所述栅极是覆盖并超出沟道区且在所述JFET区之上断开的分栅栅极。

4.根据权利要求1所述的一种半导体超结功率器件，其特征在于，在所述JFET区之上的栅极与栅氧化层之间设有场氧化层，该场氧化层的厚度是所述栅氧化层厚度的2～10倍。

5.根据权利要求1-4任一项所述的一种半导体超结功率器件，其特征在于，所述相邻的柱状掺杂区之间的间距依次设为：A、A+1B、A、A+1B、A、…；或者依次设为：A、A+1B、…、A+nB、A+(n-1)B、…、A、A+1B、…、A+nB、A+(n-1)B、…、A、…，或者依次设为：A、A、…、A+1B、A+1B、…、A+nB、A+nB、…、A+(n-1)B、A+(n-1)B、…、A、A、…，其中：n≥2。

6.根据权利要求1-4任一项所述的一种半导体超结功率器件，其特征在于，所述体区的宽度组合依次设为：C、C+1D、C、C+1D、C、…；或者依次设为：C、C+1D、…、C+nD、C+(n-1)D、…、C、C+1D、…、C+nD、C+(n-1)D、…、C、…；或者依次设为：C、C、…、C+1D、C+1D、…、C+nD、C+nD、…、C+(n-1)D、C+(n-1)D、…、C、C、…，其中：n≥2。

7.根据权利要求1-4任一项所述的一种半导体超结功率器件，其特征在于，所述衬底外延层、漏区和源区分别具有第一掺杂类型，所述柱状掺杂区和 体区分别具有第二掺杂类型。

8.根据权利要求7所述的一种半导体超结功率器件，其特征在于，所述第一掺杂类型为n型掺杂，所述第二掺杂类型为p型掺杂；或者所述第一掺杂类型为p型掺杂，所述第二掺杂类型为n型掺杂。