[发明专利]一种提升经时击穿测试有效性的方法

说明书

本发明提供一种提升经时击穿测试有效性的方法，设定芯片漏电流的数值范围，若量测得到的芯片的漏电流位于所述数值范围之内，则对该芯片进行经时击穿的测试；若量测得到的芯片的漏电流位于所述数值范围之外，则不对该芯片进行经时击穿的测试。本发明提供的方法仅需对芯片进行漏电流测试，即可筛除会对TDDB测试产生不良影响的芯片，因此在进行TDDB测试时，不会产生即使测试至最大量测时间，也无法得到测试结果的现象，从而避免耽误经时击穿的测试时间，也避免损坏经时击穿的测试装置。

技术领域

本发明涉及半导体测试领域，特别涉及一种提升经时击穿测试有效性的方法。

背景技术

晶圆级可靠性测试项目经时介质击穿(TDDB，time dependent dielectricbreakdown)，也叫与时间相关电介质击穿，是指在芯片的栅极上施加恒定电压，经过一定时间后栅极氧化层会发生击穿，经过的这段时间就是芯片的失效时间。由于晶圆制造商在制造芯片时，每一颗芯片所处的位置相异，且在经过工艺制程后，整片晶圆发生形变，导致晶圆上的部分芯片产生性能相异于其它芯片的情况。如同一片晶圆上并不是所有的芯片的失效时间皆一致，考虑部分芯片的失效时间过长并为了防止在该过长的测试时间段内测试发生异常，会在测试程序里设定最大量测时间，当达到最大量测时间，无论该芯片是否失效，都会停止该芯片的测试，进行下一步操作。但是芯片之间存在固有的差异，其失效时间无法精确预估，因此最大量测时间的设定较宽裕，如正常测试时间为6000s，设定最大量测时间为10000s。

现如今TDDB测试经常遇到晶圆不平整或硅片遇热膨胀的现象，即使通过调整测试方法，如将测试的工具探针卡与硅片进行长时间的预热接触等，但由于芯片自身的缺陷，仍会发生探针卡滑出金属焊垫、探针卡与芯片焊点或者凸块接触不良等测试装置无法感知的状况，由于测试时间未到达最大量测时间，用于测试芯片的测试系统上未出现任何结果，若无人力察觉，则必然会测试继续进行直至最大量测时间完结，这样不仅耽误测试时间，还会造成探针卡针尖受损，甚至影响测试数据的有效性。

因此有必要对上述测试方法进行改善，避免耽误测试时间或者损坏测试装置。

发明内容

本发明提供一种提升经时击穿测试有效性的方法，在做经时击穿测试之间，对芯片进行漏电流的测试，若漏电流测试的值处于正常的数值范围之内，则对其进行经时击穿测试，若漏电流测试的值不处于正常的数值范围之内，那么则不对其进行经时击穿测试，这种方法可以避免耽误经时击穿的测试时间，也避免损坏经时击穿的测试装置。

为达到上述目的，本发明提供一种提升经时击穿测试有效性的方法，设定芯片漏电流的数值范围，若量测得到的芯片的漏电流位于所述数值范围之内，则对该芯片进行经时击穿的测试；若量测得到的芯片的漏电流位于所述数值范围之外，则不对该芯片进行经时击穿的测试。

作为优选，设定芯片漏电流的数值范围的方法为统计晶圆上每一个芯片的漏电流数值，取所有测试得到的漏电流数值的平均值得到第一中间值，将漏电流数值中的最大值与第一中间值取平均值得到第一平均值，将漏电流数值中的最小值与第一中间值取平均值得到第二平均值，则所述数值范围的最小值即为第二平均值，所述数值范围的最大值即为第一平均值。

作为优选，设定芯片漏电流的数值范围的方法为将晶圆上的芯片均匀抽样并测试每个抽样芯片的漏电流数值，取所有测试得到的漏电流数值的平均值得到第二中间值，将漏电流数值中的最大值与第二中间值取平均值得到第三平均值，将漏电流数值中的最小值与第二中间值取平均值得到第四平均值，则所述数值范围的最小值即为第四平均值，所述数值范围的最大值即为第三平均值。

作为优选，量测芯片的漏电流的方法为将连接着测试电源的探针卡与芯片的焊垫或者凸块接触。