[发明专利]栅极驱动电路

说明书

技术领域

本发明是有关于一种液晶显示器领域，尤指一种使用栅极驱动(Gate driver on array，GOA)电路的液晶显示器。

背景技术

GOA电路是利用薄膜晶体管液晶显示器Array制程将栅极驱动器制作在具有薄膜晶体管(Thin film transistor，TFT)阵列的基板上，以实现逐行扫描的驱动方式。

GOA电路包含数个GOA电路单元。传统的GOA电路单元通过控制输出晶体管的栅极电压(亦即Q点电压)来输出扫描信号。传统GOA电路单元是使用时钟信号作为下拉维持模块的输入源，因此下拉维持模块只有在时钟信号产生脉冲期间才会运作。在时钟信号没有产生脉冲期间，下拉维持模块将没有发挥作用，使得输出端的扫描信号不能维持低电位。

因此有必要对现有技术采用进行改良，使得在时钟信号没有产生脉冲期间，下拉维持模块仍能下拉扫描信号使其维持在低电平。

发明内容

有鉴于此，本发明的目的是提供一种栅极驱动电路，以解决现有技术的问题。

本发明的技术方案提供一种栅极驱动电路，其包含数个GOA电路单元。数个所述GOA电路单元以串联的方式耦接，每一级GOA电路单元用来依据前一级GOA电路单元输出的扫描信号、下一级GOA电路单元输出的扫描信号、第一时钟信号以及第二时钟信号，在输出端输出扫描信号。每一级GOA电路单元包含：输入控制模块，用来于接收所述前一级GOA电路单元输出的扫描信号时导通，以控制第一控制节点的电平；输出控制模块，电性连接所述第一控制节点，用来依据施加于所述第一控制节点的电压，控制输出的所述扫描信号；下拉模块，电性连接所述输出控制模块，用来依据第二控制节点的电平下拉所述扫描信号的电平；及下拉维持模块，电性连接所述下拉模块，用来维持所述第二控制节点在非扫描期间的电平，以维持所述扫描信号的低电平。所述下拉维持模块包含：第一晶体管，其第一控制端和第一输入端皆电性连接所述第一时钟信号；第二晶体管，其第二控制端和第二输入端皆电性连接所述第二时钟信号；第三晶体管，其第三控制端和第三输入端皆电性连接所述第一晶体管的第一输出端；第四晶体管，其第四控制端电性连接所述第一控制节点，其第四输入端电性连接所述第三晶体管的第三输出端，其第四输出端电性连接一固定电压；第五晶体管，其第五控制端电性连接所述第三晶体管的第三输出端，其第五输入端电性连接所述第一晶体管的第一输出端，其第五输出端电性连接所述第二控制节点；及第六晶体管，其第六控制端电性连接所述第一控制节点，其第六输入端电性连接所述第二控制节点，其第六输出端电性连接所述固定电压。

依据本发明的实施例，所述下拉模块包含：第七晶体管，其第七控制极电性连接所述第二控制节点，其第七输入极电性连接所述第一控制节点，其第七输出极电性连接所述固定电压；第八晶体管，其第八控制极电性连接所述第二控制节点，其第八输入极电性连接所述输出端，其第八输出极电性连接所述固定电压；第九晶体管，其第九控制极电性连接所述下一级GOA电路单元输出的扫描信号，其第九输入极电性连接所述输出端，其第九输出极电性连接所述固定电压。

依据本发明的实施例，所述输入控制模块包含第十晶体管，其第十控制极和第十输入极皆电性连接所述前一级GOA电路单元输出的扫描信号，其第十输出极电性连接所述第一控制节点。

依据本发明的实施例，所述输出控制模块包含：第十一晶体管，其第十一控制极电性连接所述第一控制节点，其第十一输入极电性连接所述第一时钟信号，其第十一输出极电性连接所述输出端；第十二晶体管，其第十二控制极电性连接所述第一控制节点，其第十二输入极电性连接所述第一时钟信号；及电容，其两端电性连接所述第一控制节点和所述输出端。

依据本发明的实施例，所述第一时钟信号和所述第二时钟信号互为反相。