[发明专利]移位寄存器单元、驱动方法、栅极驱动电路和显示装置

说明书

本发明提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。移位寄存器单元包括：上拉节点控制单元；下拉控制节点控制单元；第一下拉节点控制单元；上拉单元；以及第一下拉单元；移位寄存器单元还包括：第二下拉节点控制单元，在下拉控制节点的控制下，在输入阶段和输出阶段控制第二下拉节点的电位为第二电平，在输出截止保持阶段控制第二下拉节点的电位和第一下拉节点的电位反相；以及，第二下拉单元，当第二下拉节点的电位为第一电平时控制栅极驱动信号输出端输出第二电平。本发明解决现有技术中在输出截止保持阶段上拉节点和栅极驱动信号输出端会受到时钟信号输入端输入的高电平的影响而不能很好的降噪的问题。

技术领域

本发明涉及显示驱动技术领域，尤其涉及一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置。

背景技术

在GOA(Gate On Array，阵列基板行驱动)产品的驱动过程中，在输出截止保持阶段，由于第一时钟信号输入端与上拉节点之间的耦合电容Cp的存在，当第一时钟信号为高电平时，上拉节点的电位和栅极驱动信号输出端输出的栅极驱动信号的电位会受到第一时钟信号输入端输入的高电平信号的影响，特别是在高温工作条件下，由于上拉晶体管的阈值电压漂移，上拉节点和栅极驱动信号输出端受到第一时钟信号输入端输入的高电平的影响更严重。

发明内容

本发明的主要目的在于提供一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置，解决现有技术中在输出截止保持阶段上拉节点和栅极驱动信号输出端会受到时钟信号输入端输入的高电平的影响而不能很好的降噪的问题。

为了达到上述目的，本发明提供了一种移位寄存器单元，包括：上拉节点控制单元，分别与上拉节点和第一下拉节点连接；下拉控制节点控制单元，分别与所述下拉控制节点和所述上拉节点连接；第一下拉节点控制单元，分别与上拉节点、第一下拉节点和下拉控制节点连接；上拉单元，分别与所述上拉节点、第一时钟信号输入端和栅极驱动信号输出端连接，用于当所述上拉节点的电位为第一电平时控制所述栅极驱动信号输出端接入第一时钟信号；以及，第一下拉单元，分别与第一下拉节点和所述栅极驱动信号输出端连接，用于当第一下拉节点的电位为第一电平时控制所述栅极驱动信号输出端接入第二电平；

所述移位寄存器单元还包括：

第二下拉节点控制单元，分别与所述第二下拉节点和所述下拉控制节点连接，用于在所述下拉控制节点的控制下，在输入阶段和输出阶段控制所述第二下拉节点的电位为第二电平，在输出截止保持阶段控制所述第二下拉节点的电位和所述第一下拉节点的电位反相；以及，

第二下拉单元，分别与所述第二下拉节点和栅极驱动信号输出端连接，用于当所述第二下拉节点的电位为第一电平时控制所述栅极驱动信号输出端输出第二电平；

所述上拉节点控制单元，还与第二下拉节点连接，用于当所述第二下拉节点的电位为第一电平时控制所述上拉节点的电位为第二电平。

实施时，所述上拉节点控制单元还用于在输入阶段和输出阶段控制所述上拉节点的电位为第一电平，在输出截止保持阶段控制所述上拉节点的电位为第二电平，所述上拉节点控制单元还用于当所述第一下拉节点的电位为第一电平时控制所述上拉节点的电位为第二电平；

所述第一下拉节点控制单元，还与第二时钟信号输入端连接，用于当所述上拉节点的电位为第一电平时控制所述第一下拉节点的电位为第二电平，当所述下拉控制节点的电位为第一电平时控制所述第一下拉节点与所述第二时钟信号输入端连接。

实施时，所述下拉控制节点控制单元用于当所述上拉节点的电位为第一电平时控制所述下拉控制节点的电位为第二电平，当所述上拉节点的电位为第二电平时控制所述下拉控制节点的电位为第一电平；

所述第二下拉节点控制单元还与第一时钟信号输入端连接；所述第一时钟信号与第二时钟信号反相；