[发明专利]FPGA芯片上电控制方法、电路及FPGA芯片

说明书

本发明公开了一种FPGA芯片上电控制方法、电路及FPGA芯片，设置电压选择器，将该电压选择器的输入端分别与SRAM电源和FPGA芯片内部核心模块电源相连，输出端分别与FPGA芯片的各SRAM相连；在FPGA芯片上电过程中，通过电压选择器从SRAM电源和FPGA芯片内部核心模块电源中选择输出电压大的一个作为各SRAM的清零电平，对各SRAM进行清零操作。本发明通过设置电压选择器，在FPGA芯片上电过程中保证使用较高电平进行清零，而不管该电平是core(内部核心模块)输出的电平还是SRAM输出的电平，可避免在SRAM上电完成之前未对各SRAM完成清零的情况发生，因此清零动作可在很低电源电压的时候就开始进行，因此功耗非常小，使得FPGA芯片上电过程中一直处于低功耗状态。

技术领域

本发明涉及FPGA芯片(Field－Programmable Gate Array，现场可编程门阵列)领域，具体涉及一种FPGA芯片上电控制方法、电路及FPGA芯片。

背景技术

在FPGA芯片上电过程中，需要在上电完成之前完成对SRAM(Static RandomAccess Memory，静态随机访问存储器)进行清零。目前，通常的上电清零，是直接使用FPGA芯片内部的core(内部核心模块)输出的电平作为清点电平对FPGA芯片内部的各SRAM进行清零操作。但是SRAM往往是单独供电，和内部的电源不同，因此SRAM与core的上电速度可能不同。目前在采用core输出的电平作为清点电平，并没有考虑相互独立的电压上电顺序速度会可能存在差别，如果SRAM上电较快，core(内部核心)电压上电较慢，则无法在SRAM上电完成之前及时对各SRAM的清零，导致内部逻辑混乱、IO状态混乱，从而产生较大的功耗。

另外，目前在FPGA芯片上电完成之后，通常是将各SRAM的地址线同时关闭，由于FPGA芯片中SRAM很多，同时关闭则必然会产生很大的电流。

发明内容

本发明要解决的主要技术问题是，提供一种FPGA芯片上电控制方法、电路及FPGA芯片，解决现有FPGA芯片上电过程中使用core输出的电平作为清点电平可能导致产生较大功耗的问题。

为了解决上述问题，本发明提供了一种FPGA芯片上电控制电路，包括：电压选择器，所述电压选择器的输入端分别与SRAM电源和FPGA芯片内部核心模块电源相连，输出端分别与所述FPGA芯片的各SRAM相连；在FPGA芯片上电过程中，所述电压选择器从所述SRAM电源和FPGA芯片内部核心模块电源中选择输出电压大的一个作为所述各SRAM的清零电平。

在本发明的一种实施例中，所述电压选择器包括输入电路、比较电路和输出电路；

所述输入电路用于分别与所述SRAM电源和FPGA芯片内部核心模块电源连接；

所述比较电路用于比较所述SRAM电源和FPGA芯片内部核心模块电源的输出电压，从中选择出较大的一个电压作为所述各SRAM的清零电平；

所述输出电路用于将所述清零电平输出给所述各SRAM。

在本发明的一种实施例中，所述比较电路包括SRAM电源控制信号产生电路，FPGA芯片内部核心模块电源控制信号产生电路以及开关电路；所述开关电路包含SRAM电源开关子电路和FPGA芯片内部核心模块电源开关子电路；

所述SRAM电源开关子电路的输入端通过所述输入电路与SRAM电源连接，输出端通过所述输出电路与所述各SRAM连接，输入端与输出端之间串联有第一开关器件，所述第一开关器件的控制端与所述SRAM电源控制信号产生电路输出端连接；

所述FPGA芯片内部核心模块电源开关子电路的输入端通过所述输入电路与FPGA芯片内部核心模块电源连接，输出端通过所述输出电路与所述各SRAM连接，输入端与输出端之间串联有第二开关器件，所述第二开关器件的控制端与所述FPGA芯片内部核心模块电源控制信号产生电路输出端连接。