[发明专利]鳍状场效应晶体管及其制备方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种鳍状场效应晶体管及其制备方法。

背景技术

III-V族半导体材料，例如砷化镓(GaAs)及砷化铟(InAs)具有较高的电子迁移率，因此用以传导较高的驱动电流。III-V族金属氧化半导体场效应晶体管(III-V MOSFET)的效能已证实具有显著的提升，并达到低栅极漏电流、高沟道迁移率及高驱动电流。于是，制造具有III-V族材料的高效能MOSFETs是可行的。

互补式金氧半导体(CMOS)的微小化衍生出许多物理上的限制以及问题，因此三维的鳍状场效应晶体管(FinFET)器件结构为一种具前景的替代，使晶体管的尺寸缩小化超越10纳米的技术节点。FinFET结构可优越地控制短沟道效应，然而，III-V FinFET的驱动电流仍须改善。

发明内容

本发明的目的在于，提供一种鳍状场效应晶体管及其制备方法。

为解决上述技术问题，本发明一种鳍状场效应晶体管的制备方法，包括：提供衬底；沉积浅沟槽隔离(STI)层于该衬底上；沉积多个含氧介电层和多个绝缘层的交替层于该STI层上；经由第一道蚀刻程序形成沟槽，该沟槽连通于该STI层和该些含氧介电层和该些绝缘层的该交替层；经由第二道蚀刻程序选择性蚀刻该沟槽的内侧壁的该交替层中的该些绝缘层，使该沟槽的该内侧壁具有多个垂直堆栈碗形的截面形状；选择性外延生长缓冲层于该沟槽中的该衬底上；选择性外延生长III-V族材料于该沟槽中的该缓冲层上；选择性移除该些含氧介电层和该些绝缘层的该交替层；沉积高介电常数介电层于该STI层的上表 面和该III-V族材料的周围；及沉积导电材料于该高介电常数介电层的周围，以形成栅极。

根据一实施例，沉积该浅沟槽隔离(STI)层于该衬底上的步骤包括：该STI层的厚度介于10至100纳米之间。

根据一实施例，沉积该些含氧介电层和该些绝缘层的该交替层于该STI层的步骤包括：该些含氧介电层的材料为二氧化硅(SiO₂)、氟氧化硅(SiOF)、氮氧化硅(SiON)、或其组合。

根据一实施例，沉积该些含氧介电层和该些绝缘层的该交替层于该STI层的步骤包括：该些含氧介电层的厚度分别为介于2至10纳米之间。

根据一实施例，沉积该些含氧介电层和该些绝缘层的该交替层于该STI层的步骤包括：该些绝缘层的材料为磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)、或其组合。

根据一实施例，沉积该些含氧介电层和该些绝缘层的该交替层于该STI层的步骤包括：该些绝缘层的厚度分别为介于5至10纳米之间。

根据一实施例，选择性外延生长该缓冲层于该沟槽中的该衬底上的步骤包括：该缓冲层的材料为砷化镓(GaAs)或硅锗(SiGe)。

根据一实施例，选择性外延生长该缓冲层于该沟槽中的该衬底上的步骤包括：该缓冲层的厚度介于10至100纳米之间。

根据一实施例，选择性外延生长该III-V族材料于该沟槽中的该缓冲层上的步骤包括：该III-V族材料为砷化铟镓(InGaAs)、砷化铟(InAs)或锑化铟(InSb)。

根据一实施例，经由该第一道蚀刻程序形成该沟槽的步骤包括：该第一道蚀刻程序为采用干式蚀刻法。

根据一实施例，经由该第二道蚀刻程序选择性蚀刻该沟槽的内侧壁的该交替层中的该些绝缘层的步骤包括：该第二道蚀刻程序为采用湿式蚀刻法。

相应的，本发明还提供一种鳍状场效应晶体管，该鳍状场效应晶体管包括：衬底；浅沟槽隔离(STI)层，形成于该衬底上，该STI层具有沟槽；缓冲层，形成于该沟槽中的该衬底上；III-V族材料，形成于该缓冲层上，且该III-V族材料具有多个垂直堆栈碗形的截面形状；高介电常数介电层，形成于该STI层的上表面和该III-V族材料周围；及导电材料，形成于该高介电常数介电层的周围， 以作为栅极。

本发明提供的鳍状场效应晶体管，采用两次选择性蚀刻与两次选择性外延生长以形成多个垂直堆栈碗形的III-V族鳍状结构，不仅可简化制程，亦可以实现具高迁移率的沟道。

附图说明

图1为本发明一实施例中制备鳍状场效应晶体管的方法流程图；

图2为本发明一实施例中STI层与交错层形成于衬底上的剖面结构示意图；

图3为本发明一实施例中于连通于STI层和多个含氧介电层和多个绝缘层的交替层的沟槽的剖面结构示意图；