[发明专利]静态存储器装置及其静态存储器胞

说明书

静态存储器装置及其静态存储器胞。静态存储器胞包括数据锁存电路、数据写入电路以及数据读出电路。数据锁存电路包括第一及一第二三态输出反相电路。数据写入电路在数据写入时间周期中提供第一参考电压以作为第一及第二三态输出反相电路的其中之一的选中三态输出反相电路的电源接收端，并提供第二参考电压至选中三态输出反相电路的输入端。数据读出电路在数据读出时间周期中依据第二三态输出反相电路的输出端上的电压以及第二参考电压以产生读出数据。

技术领域

本发明涉及一种静态存储器胞，且特别涉及一种可消除写入干扰的静态存储器胞。

背景技术

随着半导体的技术的进步，消费性电子产品成为人们生活中必备的工具。其中，在电子产品中，存储器装置扮演重要的角色，例如静态随机存取存储器。

在半导体工艺技术日益精进的今天，随着工艺的最小尺寸逐渐缩小，静态随机存取存储器的写入边界(write margin)以及最小操作电压的限制越来越严格，因此，在进列静态随机存取存储器中静态存储器胞的数据写入或读取的存取动作时，其中半选中的静态存储器胞可能产生读、写干扰现象而导致漏电的情况，并可能产生数据漏失的情形。所以要设计一个可稳定存取的静态存储器胞，成为本领域技术者重要的课题。

发明内容

本发明提供一种静态存储器装置及其静态存储器胞，可有效解决读写时所产生的读写干扰错误的现象。

本发明的静态存储器胞，包括数据锁存电路、数据写入电路以及数据读出电路。数据锁存电路包括第一及一第二三态输出反相电路，第一三态输出反相电路的输入端耦接至第二三态输出反相电路的输出端，第一三态输出反相电路的输出端耦接至第二三态输出反相电路的输入端。数据写入电路耦接至数据锁存电路，在数据写入时间周期中提供第一参考电压以作为第一及第二三态输出反相电路的其中之一的选中三态输出反相电路的电源接收端，并提供第二参考电压至选中三态输出反相电路的输入端。数据读出电路耦接至第二三态输出反相电路的输出端，在数据读出时间周期中依据第二三态输出反相电路的输出端上的电压以及第二参考电压以产生读出数据。

本发明的静态存储器装置包括多条第一写入位线、多条第二写入位线、多条写入字线以及多个静态存储器胞。多条第一写入位线分别传送多个第一写入位信号，多条第二写入位线分别传送多个第二写入位信号，多条写入字线分别传送多个写入字线信号。静态存储器胞排列成存储器胞阵列，存储器胞阵列具有多条静态存储器胞列以及多条静态存储器胞行，第一写入位线以及第二写入位线分别对应静态存储器胞列进行配置，写入字线分别对应静态存储器胞行进行配置。各静态存储器胞包括数据锁存电路、数据写入电路以及数据读出电路。数据锁存电路包括第一及第二三态输出反相电路，第一三态输出反相电路的输入端耦接至第二三态输出反相电路的输出端，第一三态输出反相电路的输出端耦接至第二三态输出反相电路的输入端。数据写入电路耦接至数据锁存电路，耦接对应的第一及第二写入位线以及写入字线，在数据写入时间周期中提供第一参考电压以作为第一及第二三态输出反相电路的其中之一的选中三态输出反相电路的电源接收端，并提供第二参考电压至选中三态输出反相电路的输入端。数据读出电路耦接至第二三态输出反相电路的输出端，在数据读出时间周期中依据第二三态输出反相电路的输出端上的电压以及第二参考电压以产生读出数据。

基于上述，本发明利用数据写入电路在数据写入时间周期中提供第一参考电压来做为数据锁存电路中的两个三态输出反相电路的其中之一的选中三态输出反相电路的操作电源，并切断两个三态输出反相电路的其中的另一的操作电源的接收路径，另外，数据写入电路并提供第二参考电压至选中三态输出反相电路的输入端来完成写入数据的写入动作。依据上述，当写入数据被写入数据锁存电路时，可能抵抗写入数据写入动作的非选中三态输出反相电路被禁能，如此一来，写入数据的写入动作可以有效的被完成，写入干扰现象可有效的被消除。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明