[发明专利]基于InAs材料的铁电场效应晶体管及其制备方法

说明书

技术领域

本发明属于电子技术领域，更进一步涉及微电子器件技术领域中的一种基于 InAs材料的铁电场效应晶体管及其制备方法。本发明可用于高性能、低功耗大 规模集成电路。

背景技术

随着集成电路的发展，芯片特征尺寸不断缩小，单个芯片上集成度随之提高， 由此带来的功耗问题也愈发严重。据ITRS数据显示，特征尺寸缩小到32nm节 点时，功耗会是预计趋势的8倍，即随着特征尺寸的逐步缩小，传统MOS器件 就功耗方面将不能满足性能需求。除此之外，MOSFET尺寸的减小面临室温下 亚阈摆幅最小为60mv/decade的限制。基于铁电栅介质的MOS场效应晶体管与 传统MOSFET相比，不受该亚阈摆幅的限制，并且可以有效的降低功耗。

JaesungJo等人在“NegativeCapacitanceFieldEffectTransistorwith Hysteresis-FreeSub-60-mV/decadeSwitching”(EDL.2014)中公开发表了一种基 于硅材料的采用PVDF铁电材料作为栅介质的MFIS场效应晶体管。该论文中的 MFIS-FET结构在传统MOSFET结构的栅介质层上增加一层铁电材料(PVDF)， 由于铁电材料产生的负电容效应，使得内部栅压放大，摆脱了传统MOSFET亚 阈摆幅的限制，可达到48mV/decade。但是，该MFIS-FET结构仍然存在的不足 之处是，其衬底采用的材料—硅的电子迁移率较低，导致晶体管的导通电流较小， 亚阈摆幅进一步减小变得困难，因而无法提高晶体管的开关速度，降低晶体管的 功耗，不能满足高性能器件的应用要求。

湘潭大学在其申请的专利“一种基于规整性碳纳米管条纹阵列的铁电场效应 晶体管及其制备方法”(申请号：201410249488.1，公开号：104009091A)中公 开了一种基于规整性碳纳米管条纹阵列的铁电场效应晶体管。该专利技术公开了 一种基于规整性碳纳米管条纹阵列的铁电场效应晶体管及其制备方法。该晶体管 单元结构为：底层为底电极层；中间层依次为铁电薄膜绝缘栅层和规整性碳纳米 管条纹阵列沟道层，规整性碳纳米管条纹阵列沟道层上为顶层，顶层为晶体管源 极和漏极。该晶体管实现了较大的导通电流和较大的开关比。但是仍然存在的不 足之处是，该规整性碳纳米管条纹阵列的铁电场效应晶体管无法在增大晶体管导 通电流的同时降低工作电压，导致晶体管的功耗较高；并且无法降低亚阈摆幅， 进一步提高晶体管的开关速度，不能满足高速度、低功耗大规模集成电路的制造 要求。

发明内容

本发明的目的在于针对上述常见铁电场效应晶体管导通电流小、亚阈摆幅 大、开关速度慢的缺点，提供一种基于InAs材料的铁电场效应晶体管及其制备 方法，以提高晶体管的开关速度，降低晶体管的功耗

为了实现上述目的，本发明的具体思路是：根据材料特征研究表明，Ⅲ-Ⅴ 材料具有较高的电子迁移率，其中InAs材料作为Ⅲ-Ⅴ材料中的一员，其电子迁 移率比Si材料的电子迁移率高一个数量级，采用InAs材料作为铁电场效应晶体 管的沟道材料，能在提高晶体管的导通电流的同时降低亚阈摆幅，从而使晶体管 具有开关速度快，功耗低的优点。

本发明基于InAs材料的铁电场效应晶体管包括：衬底、源极、沟道、漏极、 绝缘电介质薄膜、内部栅电极、铁电栅介质层、栅电极。沟道位于衬底上方中央 位置，源极和漏极分布在沟道的两侧。绝缘电介质薄膜、内部栅电极、铁电栅介 质层及栅电极依次由下至上竖直分布在沟道的上方。源极、沟道、漏极均采用InAs 材料。

本发明基于InAs材料的铁电场效应晶体管的制备方法，包括如下步骤：

(1)外延生长InAs层：

利用分子束外延工艺，在In_0.52Al_0.48As衬底(1)上生长InAs层；

(2)光刻形成有源层：

利用光刻工艺，在InAs层上形成源极层(2)、沟道(3)、漏极层(4)，其中沟道 (3)位于InAs层正中央，源极层(2)和漏极层(4)分别位于于沟道(3)两侧；

(3)掺杂形成源极区、漏极区：

利用离子注入工艺，对源极层和漏极层进行离子注入，形成源极区(2)和漏 极区(4)；

(4)激活：