[发明专利]基于InAs材料的铁电隧穿场效应晶体管及其制备方法

说明书

技术领域

本发明属于电子技术领域，更进一步涉及微电子器件技术领域中的一种基于 InAs材料的铁电隧穿场效应晶体管及其制备方法。本发明可用于高性能、低功 耗大规模集成电路。

背景技术

随着集成电路的发展，芯片特征尺寸不断缩小，单个芯片上集成度随之提高， 由此带来的功耗问题也愈发严重。据ITRS数据显示，特征尺寸缩小到32nm节 点时，功耗会是预计趋势的8倍，即随着特征尺寸的逐步缩小，传统MOS器件 就功耗方面将不能满足性能需求。除此之外，MOSFET尺寸的减小面临室温下 亚阈摆幅最小为60mv/decade的限制。隧穿场效应晶体管(TFET，Tunneling Field-EffectTransistor)采用带带隧穿(BTBT)的导通机制，通过栅电极来调制源 极与沟道界面处隧穿结的势垒宽度，进而形成隧穿电流，从而突破传统MOSFET 亚阈值斜率理论极限中热电势kT/q的限制，亚阈摆幅可以低于60mV/dec，具 有相当广阔的应用前景。

华为技术有限公司在其拥有的专利技术“隧穿场效应晶体管及隧穿场效应晶 体管的制备方法”(申请号：201410336815.7，公开号：104134695A)中公开了 一种隧穿场效应晶体管，其包括：第一掺杂类型衬底；沟道，凸出设置于所述第 一掺杂类型衬底中部；源区，设置于所述第一掺杂类型衬底上，且围绕所述沟道 设置；外延层，设置于所述源区上，围绕所述沟道设置；栅介质层，设置于所述 外延层上，且围绕所述沟道设置；栅极区，围绕设置于所述栅介质层上；以及漏 区，设置在所述沟道远离所述衬底的端部。该专利技术实现了较高的驱动电流， 陡直的亚阈值摆幅，较小的泄漏电流以及较高的芯片集成密度。但是其隧穿场效 应晶体管没有实现晶体管外部工作电压的减小，导致晶体管功耗无法降低。

北京大学在其拥有的专利技术“一种隧穿场效应晶体管及制备方法”(申请 号：201510173189.9，公开号：104810405A)中公开了一种隧穿场效应晶体管及 制备方法，属于CMOS超大规模集成电路(VLSI)中场效应晶体管逻辑器件领 域。该隧穿场效应晶体管的隧穿源区及沟道区沿器件垂直方向为异质结构，其中 上层采用具有较宽禁带宽度半导体材料，中间层为具有较窄禁带宽度半导体材 料，下层为较宽禁带宽度半导体衬底。该专利技术可以有效抑制器件转移特性中 亚阈斜率退化现象，同时显著降低隧穿场效应晶体管的平均亚阈斜率，并保持了 较陡直的最小亚阈斜率。但是其隧穿场效应晶体管无法获得较高的导通电流，在 实际运用中驱动电流较小，不能满足高性能大规模集成电路的应用要求。

发明内容

本发明的目的在于针对上述隧穿场效应晶体管导通电流小、亚阈摆幅无法降 低、开关速度慢的缺点，提供一种基于InAs材料的铁电遂穿场效应晶体管。该 晶体管能够在不增大外部工作电压的同时提高内部栅压，有效抑制了亚阈值斜率 退化，使亚阈摆幅远低于60mV/dec。同时，还增大了该晶体管的导通电流，使 其在实际运用中具有较大的驱动电流。

为了实现上述目的，本发明的具体思路是：根据材料特征研究表明，Ⅲ-Ⅴ 材料具有较高的电子迁移率，其中InAs材料作为Ⅲ-Ⅴ材料中的一员，其电子迁 移率比Si材料的电子迁移率高一个数量级，采用InAs材料作为铁电场效应晶体 管的沟道材料，在进一步提高晶体管导通电流的同时降低亚阈摆幅，从而提高晶 体管的开关速度，并且降低其功耗。

本发明基于InAs材料的铁电隧穿场效应晶体管包括：包括：衬底、源极、 沟道、漏极、绝缘电介质薄膜、内部栅电极、铁电栅介质层、栅电极；源极、沟 道和漏极，在衬底上依次由下至上竖直分布，在源极与沟道之间形成隧穿结；绝 缘电介质薄膜、内部栅电极、铁电栅介质层及栅电极由内而外环绕覆盖在沟道的 四周。源极、沟道采用InAs材料，漏极采用In_0.53Ga_0.47As材料或InAs材料材料。

本发明基于InAs材料的铁电隧穿场效应晶体管的制备方法，包括如下步骤：

(1)制备源极：

利用低温固源分子束外延工艺，在衬底(1)上以固体In和As作为蒸发源，在 200℃的条件下外延生长一层InAs层，采用离子注入工艺对生成的InAs层进行 Te离子注入，形成N⁺型源极区，在400℃条件下对N⁺型源极区热退火5min， 进行激活处理，得到源极(2)；

(2)制备沟道：