[发明专利]沟槽绝缘栅双极型晶体管及其制备方法

说明书

技术领域

本发明属于半导体技术领域，涉及一种绝缘栅双极型晶体管，尤其涉及一种 沟槽绝缘栅双极型晶体管；同时，本发明还涉及一种沟槽绝缘栅双极型晶体管的 制备方法。

背景技术

随着IGBT技术的不断发展，为了进一步优化IGBT的性能，其结构设计和工 艺技术也发生了较大的变化。IGBT，中文名字为绝缘栅双极型晶体管，它是由 MOSFET(输入级)和PNP晶体管(输出级)复合而成的一种器件，既有MOSFET 器件驱动功率小和开关速度快的特点(控制和响应)，又有双极型器件饱和压降 低而容量大的特点(功率级较为耐用)，频率特性介于MOSFET与功率晶体管之间， 可正常工作于几十kHz频率范围内。与平面栅IGBT相比,沟槽栅IGBT能显著改 善通态压降与关断能量的折衷关系,更适用于中低压高频应用领域。

至今，IGBT已由第1代发展到了第6代。对IGBT器件结构的改进主要分为 表面和垂直两个方向。在表面上，即栅极结构上的变化是把原来的平面栅变成了 沟槽栅结构，这种结构是通过在IGBT上挖许多浅而密的沟槽，把栅氧化层和栅 电极做在沟槽侧壁上而成的，因而MOSFET的沟道就成为沿沟槽侧壁的垂直沟道。 这种结构有利于JEFT区电阻和沟道电阻的减小进而使得通态压降减少，同时也 增加了电流密度。

但是沟槽栅结构也存在缺点，它的工艺较复杂，如果侧壁不光滑还会影响击 穿电压降低生产成品率，而且挖槽后会在加工过程中增加芯片的翘曲变形等，难 度较大。这个结构的短路能力低，短路安全工作成为问题，沟道宽度过大使得栅 电容过大，影响开关速度。上述缺点通过引入PCM(插入式组合元胞)设计而得 到解决。即采取宽元胞间距结构来保持短路电流相对较小。同时还采取在P⁺发射 区和N^-漂移层之间形成一个N型层，即所谓载流子的储存层，使其能够存储载流 子，这个储存层对于改善N^-漂移层内的电导，减小V_CE(sat)是很有用的。在垂直方 向上经历了穿通型到非穿通型到场截止型的变化过程。穿通型结构的V_CE(sat)具有 负温度系数，不利于器件的并联使用和热稳定性，而且需要少子寿命控制技术来 减小开关时间。同时，因为P⁺衬底较厚，电流拖尾现象较严重，会大大增加关断 损耗，而且材料成本高。因此，NPT非穿通型结构应运而生。其电场未穿通漂移 区。这样，在IGBT关断时存储在基区中大量过剩电子能够以扩散流方式穿透极 薄的集电区流出道欧姆接触处消失掉，使IGBT迅速关断(或导通)，不需要少子 寿命控制技术来提高开关速度。但是，由于输运效率较高而载流子注入系数较差， 因而造成了比较高的饱和电压，通态电压比较高。而且，其V_CE(sat)具有正温度特 性，热阻低，利于应用。材料成本低且需要减薄工艺，但减薄后厚度较厚。

有鉴于此，如今迫切需要设计一种新的沟槽IGBT，以便克服现有沟槽IGBT 存在的上述缺陷。

发明内容

本发明所要解决的技术问题是：提供一种沟槽绝缘栅双极型晶体管，可增大 电子扩散，避免电流集中，增强电导调制。

为解决上述技术问题，本发明采用如下技术方案：

一种沟槽绝缘栅双极型晶体管，所述沟槽绝缘栅双极型晶体管IGBT包括： N-型基区、P型基区、N+缓冲层、背P+发射区、N+集电区、栅氧化层、多晶栅、 集电极、发射极、栅电极、P+型基区、载流子存储层、P-型浮空层；

所述N-型基区、N+缓冲层、背P+发射区、集电极自上而下依次设置；所述 N-型基区的上部周边设有槽体，槽体内设置P-型浮空层；

所述N-型基区的上方的中部自下而上依次设置载流子存储层、P型基区；P 型基区上方设置P+型基区、N+集电区，P+型基区设置于N+集电区内，被N+集电 区包围；所述P+型基区上方设置栅电极，栅电极分别与P+型基区、N+集电区相 接；

所述P-型浮空层上方设置所述栅氧化层，栅氧化层的主体外侧周边设置多 晶栅，多晶栅与P-型浮空层不接触；所述N+集电区、P型基区、载流子存储层 设置于栅氧化层的主体内侧；

所述多晶栅上方设置发射极，发射极与多晶栅、栅氧化层接触。

作为本发明的一种优选方案，所述栅氧化层的主体为中空的圆柱表面。