[发明专利]一种快速启动型数字低压差稳压器

说明书

技术领域

本发明涉及电源管理芯片设计技术，尤其涉及一种可消除过冲的快速启动型数字低压差稳压器电路。

背景技术

技术词解释

ADC：模数转换器

对于传统的低压差（LDO）稳压器，由于其具有输出纹波小、电路结构简单、占用芯片面积小等优点，因此其被广泛地应用在各种电子设备中，特别是便携式电子设备。然而由于其模拟电路的特性，因此，其具有工艺迁移性差的缺点，而这是一个一直困扰着大家的很严重的问题，同时传统的LDO稳压器也存在所需要的工作电压偏高的问题，所以，近些年来，数字LDO由于其良好的工艺可迁移性及所需的工作电压低而逐渐被大家认可。

如图1所示，传统的数字LDO稳压器结构通常包括一个电压比较器、一个串行输入并行输出的双向移位寄存器、一个PMOSFET阵列、一个反馈电阻网络和一个输出电容；当输出反馈电压小于基准电压时电压比较器输出“0”，反之则为“1”；所述的双向移位寄存器则根据电压比较器的输出值控制PMOSFET阵列中晶体管导通数目，实现输出电压的调整，从而达到输出稳压的目的。而一般来说，数字LDO稳压器在启动过程中会产生输出过冲现象，之后需要经过较长时间的过阻尼振荡才能使得输出电压稳定在满足设计要求的精度内。由此可得，为了使数字LDO稳压器能尽快达到稳压值以实现输出稳压，研究与设计一种可消除上述过冲的快速启动型数字LDO稳压器电路是极为重要的。

发明内容

为了解决上述技术问题，本发明的目的是提供一种可消除过冲的快速启动型数字LDO稳压器。

本发明所采用的技术方案是：一种快速启动型数字低压差稳压器，包括数字电压比较器、计数器、解码器、PMOSFET阵列、反馈电阻网络以及输出电容，所述数字电压比较器的输出端依次通过计数器和解码器进而与PMOSFET阵列的控制输入端连接，所述PMOSFET阵列的输出端通过反馈电阻网络进而与数字电压比较器的正输入端连接，所述数字电压比较器的负输入端接基准电压信号，所述PMOSFET阵列的输出端还与输出电容连接；

所述计数器用于对数字电压比较器输出的电平信号进行检测，当检测到数字电压比较器输出的电平信号从低电平信号跳变至高电平信号时，则获取预存的数值后将预存的数值输出至解码器；

所述解码器用于接收由计数器传来的数值，并且根据接收到的所述的数值，从而相对应地控制PMOSFET阵列中晶体管的导通数目。

进一步，还包括开关选择模块，所述计数器的个数至少为两个，所述数字电压比较器的输出端通过开关选择模块进而与至少两个计数器的输入端连接，所述至少两个计数器的输出端均与解码器的输入端连接。

进一步，所述开关选择模块中包括至少两个开关，所述开关的个数与计数器的个数相同，所述数字电压比较器的输出端与至少两个开关的一端连接，所述至少两个开关的另一端分别与至少两个计数器的输入端一一对应连接。

进一步，还包括用于将模拟基准电压信号转换成数字基准电压信号，然后将数字基准电压信号发送至数字电压比较器的负输入端的第一模数转换器，以及用于将反馈电阻网络输出的模拟反馈电压信号转换成数字反馈电压信号，然后将数字反馈电压信号发送至数字电压比较器的正输入端的第二模数转换器。

进一步，还包括负载模块，所述负载模块与输出电容并联连接在PMOSFET阵列的输出端。

进一步，所述负载模块包括至少两个负载支路，所述至少两个负载支路的一端均与输出电容的一端连接，所述至少两个负载支路的另一端均接地。

进一步，所述负载支路包括一个开关和一个负载电阻，所述开关的一端与输出电容的一端连接，所述开关的另一端与负载电阻的一端连接，所述负载电阻的另一端接地。

本发明的有益效果是：本发明的数字低压差稳压器在反馈电压信号第一次等于基准电压信号时，数字电压比较器输出的电平信号便会从低电平跳变至高电平，这样计数器便会获取预存的数值（所述预存的数值为输出电压稳定时PMOSFET阵列中晶体管的导通数目），然后将获得的预存的数值输出至解码器，解码器根据接收到所述的预存的数值便能相对应地控制PMOSFET阵列中晶体管的导通个数，使PMOSFET阵列中晶体管的导通个数与所述预存的数值相等，进而达到输出电压稳定输出的效果。由此可得，通过使用本发明的数字低压差稳压器，能消除传统数字低压差稳压器在启动过程中所存在的过冲问题，从而达到快速启动输出稳定电压的效果。

附图说明

下面结合附图对本发明的具体实施方式作进一步说明：