[发明专利]一种多频段多模式软件无线电实验教学系统有效
申请号: | 201610133238.0 | 申请日: | 2016-03-09 |
公开(公告)号: | CN105703796B | 公开(公告)日: | 2019-02-26 |
发明(设计)人: | 张文旭;周成群;史方明;窦峥;吴亚桐 | 申请(专利权)人: | 哈尔滨工程大学 |
主分类号: | H04B1/40 | 分类号: | H04B1/40;H04B1/00;G09B23/18 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 150001 黑龙江省哈尔滨市南岗区*** | 国省代码: | 黑龙江;23 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 频段 模式 软件 无线电 实验教学 系统 | ||
1.一种多频段多模式软件无线电实验教学系统,其特征在于:其组成包括覆盖2MHz~8GHz的发射天线、接收天线、RF前端、中频数据采集与SDR处理平台、上位机主控制器和CPCI总线;其中发射天线与接收天线覆盖2MHz~8GHz频段,RF前端包括发射通道和接收通道,采用多频段划分方式实现全双工FDD/TDD,分别由2MHz~2GHz、2GHz~4GHz、4GHz~8GHz三个频段实现2MHz~8GHz频段的覆盖;中频数据采集与SDR处理平台也包括发射通道和接收通道,其中发射通道输出中频信号IF1到RF前端,接收通道接收中频信号IF2到中频数据采集与SDR处理平台;RF前端、中频数据采集与SDR处理平台、上位机主控制器通过CPCI总线实现数据通信;RF前端部分通过2MHz~2GHz、2GHz~4GHz、4GHz~8GHz三个频段实现2MHz~8GHz频段的覆盖,其中三个频段中的任何一个频段都包括三次混频、滤波,从而实现发射通道中频IF1到射频RF的转换以及接收通道射频RF到中频IF2的转换;其中,在具体实施过程中,中频信号IF1和中频信号IF2选择为70MHz或220MHz,中频滤波器带宽由上位机主控制器配置选择,从50KHz、5MHz、20MHz、40MHz和100MHz五种带宽中选择,满足不同系统、不同模式下的功能和技术指标的要求;该部分上位机主控制器通过CPCI总线实现对RF前端部分滤波器带宽选择控制;中频数据采集与SDR处理平台接收中频信号IF2后,在该SDR处理平台完成实验教学环境下基带信号处理相关算法的实现,最终信号处理结果通过CPCI总线上传到上位机主控制器实现存储和显示;同时,上位机主控制器也通过CPCI总线下达控制命令到中频数据采集与SDR处理平台,在该SDR处理平台完成实验教学环境下基带信号处理相关算法的实现后输出所需的中频信号IF1到RF前端;
系统射频前端控制部分,包括FPGA、频率配置、衰减器、增益控制、逻辑开关控制、PLL、电源模块、FLASH、射频滤波器、中频滤波器和CPCI;RF前端采用CPCI标准总线结构,CPCI协议由FPGA进行实现,主设备通过FPGA中的CPCI控制器对FPGA中的SRAM进行访问,通过事先约定的控制协议实现对从设备的射频功能的控制;其中,频率配置的频率范围为2MHz~8GHz;衰减器实现0~60dB的衰减控制,步进值为1dB;增益控制的控制范围大于等于60dB;逻辑开关控制包括多频段模式切换控制、全双工FDD/TDD模式切换控制;射频滤波器根据多频段切换控制配置射频滤波器选择模式;中频滤波器根据中频70MHz或220MHz,分别对应五种滤波器带宽选择,包括70MHz中频对应的50KHz、5MHz、20MHz带宽以及220MHz中频对应的40MHz和100MHz带宽;
中频数据采集与SDR处理平台包括晶振、DPLL、高速D/A转换器、高速A/D转换器、FPGA、DSP和CPCI;其中,晶振为参考时钟输入,为DPLL提供一个20MHz的参考时钟;DPLL在FPGA的串行数据配置下,输出一个系统所需采样时钟给高速A/D转换器,实现中频IF2模拟数字转换,得到采样后的数字信号送到FPGA中;DPLL在FPGA的串行数据配置下,也输出一个系统所需采样时钟给高速D/A转换器,把FPGA输出的数字量经过高速D/A转换器进行数字模拟转换,得到所需的中频IF1输出;其中,发射通道中频IF1和接收通道中频IF2为70MHz或220MHz,带宽从50KHz、5MHz、20MHz、40MHz和100MHz五种带宽中选择,根据上述带宽选择的高速D/A转换器、高速A/D转换器需要适应全部中频和带宽参数;具体实施过程中高速D/A转换器采用的是一款最高采样率1000Msps,分辨率16bit的DAC,高速A/D转换器采用的是一款最高采样率1000Msps,分辨率12bit的ADC,DPLL采用的是一款同时提供12路、最高输出时钟1600MHz的时钟芯片;高速D/A转换器、高速A/D转换器与FPGA之间的数据传输采用LVDS接口实现数据传输;FPGA与DSP之间采用EMIF接口和SRIO接口两种方式,其中EMIF接口使DSP和FPGA之间的数据访问更加快捷方便;设计中的DSP的SRIO和FPGA的GTX相连,实现4X的SRIO,最大带宽能达到40Gbps,满足高速数据传输系统应用;FPGA、DSP分别通过CPCI总线与上位机主控制器相连,实现上位机主控制器下达命令控制给FPGA、DSP,也实现FPGA、DSP数据处理结果上报给上位机主控制器进行存储、显示;
实验教学项目采用模块化开发,全部在中频数据采集与SDR处理平台上实现,其模块化开发的对象是FPGA和DSP;其中,FPGA部分进行的模块化实验教学包括数字上下变频模块化实验、数字滤波器模块化实验、通信信号调制解调模块化实验;DSP部分进行的模块化实验教学包括快速傅立叶变换模块化实验、雷达信号处理算法模块化实验、通信信号加密解密模块化实验;多频段多模式软件无线电实验教学系统通过上位机主控制器发送控制命令实现多频段、多模式的设置,在确定具体频段、模式的情况下,在中频数据采集与SDR处理平台上利用FPGA和DSP完成各类软件无线电实验教学的模块化开发。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于哈尔滨工程大学,未经哈尔滨工程大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610133238.0/1.html,转载请声明来源钻瓜专利网。