[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供底层衬底，底层衬底包括第一区域和与第一区域接触的第二区域，所述底层衬底为单晶态；图形化底层衬底，在第一区域形成凹槽，使第一区域底层衬底表面低于第二区域底层衬底表面；在第一区域的凹槽中形成绝缘层，绝缘层暴露出第二区域底层衬底部分侧壁；通过外延生长在暴露出的第二区域衬底表面形成顶层衬底；刻蚀部分第一区域顶层衬底，暴露出绝缘层，在第一区域形成第一鳍部。在凹槽中形成绝缘层，绝缘层能够实现第一鳍部与底层衬底之间的电绝缘，减少第一鳍部中载流子向底层衬底扩撒，从而能够减少第一鳍部底部漏电流。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高元件密度以及更高集成度的方向发展。而随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸按比例缩小，栅极的有效长度减小，使得实际上由栅极电压控制的耗尽层电荷的比例减少，从而栅极对沟道电流的控制能力变弱，容易产生短沟道效应，造成漏电流问题，进而影响半导体器件的电学性能。

在绝缘体上硅衬底(Silicon-on-insulator，简称SOI)上形成的鳍式场效应晶体管能够减小寄生电容，降低漏电流，然而，SOI上形成FinFET具有制造成本高的缺点。硅基底上形成的鳍式场效应管(Fin Field-Effect Transistor on Bulk Si substrate，简称Bulk-FinFET)具有成本低、散热性能好以及能够与平面晶体管器件兼容的特点。

然而，Bulk-FinFET存在漏电流较大的缺点。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够减少晶体管漏电流。

为解决上述问题，本发明提供一种半导体的形成方法，包括：提供底层衬底，所述底层衬底包括第一区域和与第一区域接触的第二区域，所述底层衬底为单晶态；图形化所述底层衬底，在第一区域形成凹槽，使第一区域底层衬底表面低于第二区域底层衬底表面；在第一区域的凹槽中形成绝缘层，所述绝缘层暴露出部分凹槽侧壁的底层衬底表面；通过外延生长在暴露出的凹槽侧壁的底层衬底表面、以及绝缘层表面形成顶层衬底；刻蚀部分所述第一区域顶层衬底，暴露出所述绝缘层，在第一区域形成第一鳍部；形成横跨所述第一鳍部的栅极结构，所述栅极结构位于所述第一鳍部的部分侧壁和顶部表面。

可选的，所述顶层衬底和底层衬底的材料为单晶硅。

可选的，所述顶层衬底和底层衬底的材料相同。

可选的，所述绝缘层的厚度为5nm～200nm。

可选的，所述第二区域底层衬底的宽度为5nm至5μm。

可选的，图形化所述底层衬底的步骤包括：在所述底层衬底上形成第一掩膜层，所述第一掩膜层覆盖所述第二区域底层衬底，暴露出第一区域底层衬底；以所述第一掩膜层为掩膜对所述底层衬底进行刻蚀，形成所述凹槽。

可选的，在第一区域的凹槽中形成绝缘层的步骤包括：形成填充所述凹槽的初始绝缘层；对所述初始绝缘层表面进行平坦化处理，露出所述第一掩膜层；以所述第一掩膜层为掩膜对所述初始绝缘层进行刻蚀，形成所述绝缘层。

可选的，所述第一掩膜层的材料与所述绝缘层的材料不同。

可选的，所述第一掩膜层和绝缘层的材料为氧化硅、氮化硅或氮氧化硅。

可选的，形成所述绝缘层的步骤之后，去除所述第一掩膜层。

可选的，形成凹槽的步骤中，所述凹槽的深度为50nm～300nm。

可选的，在第一区域绝缘层上形成顶层衬底的步骤中，所述顶层衬底的厚度为45nm～100nm。