[发明专利]堆叠装配封装结构及芯片、芯片级封装芯片、电子设备在审
| 申请号： | 201610140116.4 | 申请日： | 2016-03-11 |
| 公开（公告）号： | CN107180801A | 公开（公告）日： | 2017-09-19 |
| 发明（设计）人： | 王强 | 申请（专利权）人： | 联芯科技有限公司;大唐半导体设计有限公司 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31 |
| 代理公司： | 上海晨皓知识产权代理事务所(普通合伙)31260 | 代理人： | 成丽杰 |
| 地址： | 200233 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 堆叠 装配 封装 结构 芯片 芯片级 电子设备 | ||
1.一种堆叠装配封装结构，其特征在于，包含：第一芯片以及第二芯片；
所述第一芯片的基板底面的接点位置设有导电插件；
所述第二芯片设有用于插入所述导电插件的插件连接部；
所述第一芯片与所述第二芯片通过所述导电插件与所述插件连接部进行电性连接。
2.根据权利要求1所述的堆叠装配封装结构，其特征在于，所述导电插件为插针，所述插件连接部为插孔。
3.根据权利要求1所述的堆叠装配封装结构，其特征在于，所述导电插件焊接于所述第一芯片的基板底面。
4.根据权利要求1所述的堆叠装配封装结构，其特征在于，所述第二芯片的基板底面的接点位置设有导电插件。
5.根据权利要求1所述的堆叠装配封装结构，其特征在于，所述第一芯片为芯片级封装的存储芯片；所述第二芯片为堆叠装配POP封装的应用处理器AP和基带处理器BB二合一的集成单芯片。
6.根据权利要求1所述的堆叠装配封装结构，其特征在于，所述插件连接部设于所述第二芯片的模具树脂。
7.根据权利要求1所述的堆叠装配封装结构，其特征在于，所述导电插件对称设置于所述第一芯片中位于裸芯片两侧的所述基板底面的接点位置。
8.一种电子设备，其特征在于，包含：电路板以及如权利要求1至7中任一项所述的堆叠装配封装结构；
所述堆叠装配封装结构与所述电路板电性接触。
9.一种芯片级封装芯片，其特征在于，包含：芯片本体；
所述芯片本体的基板底面的接点位置设有导电插件。
10.一种堆叠装配POP封装芯片，其特征在于，包含：芯片本体；
所述芯片本体设有用于插入导电插件的插件连接部；
所述芯片本体的基板底面的接点位置设有导电插件。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联芯科技有限公司;大唐半导体设计有限公司，未经联芯科技有限公司;大唐半导体设计有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201610140116.4/1.html，转载请声明来源钻瓜专利网。
