[发明专利]一种键合晶圆结构及其制备方法有效

申请号：	201610140208.2	申请日：	2016-03-11
公开（公告）号：	CN105742197B	公开（公告）日：	2018-08-24
发明（设计）人：	胡思平;朱继锋;董金文;严孟	申请（专利权）人：	武汉新芯集成电路制造有限公司
主分类号：	H01L21/60	分类号：	H01L21/60
代理公司：	上海申新律师事务所 31272	代理人：	俞涤炯
地址：	430205 湖北***	国省代码：	湖北;42
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种键合晶圆结构及其制备方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明涉及半导体制造技术领域，尤其涉及一种键合晶圆结构及其制备方法，通过于UTS结构上方保留挡光金属层来加强UTS结构的可靠性，以防止UTS结构上方阻挡层的不够带来的可靠性问题，无需增加额外的光罩即可实现，为UTS结构在三维集成的更广泛应用打下基础。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种键合晶圆结构及其制备方法。

背景技术

随着电子设备及存储器朝着小型化和薄型化发展，对芯片的体积和厚度也有了更高的要求。晶圆的三维集成是在保持现有技术节点的同时提高芯片性能的解决方案，这种技术将两个或者多个功能相同或者不同的芯片通过键合集成在一起，这种集成在保持芯片体积的同时提高了芯片的性能；同时缩短了功能芯片之间的金属互连，使得发热、功耗、延迟大幅度减少；并大幅度提高了功能模块之间的带宽，从而在保持现有技术节点的同时提高了芯片的性能。

堆叠(Stacking)技术在当前晶圆的三维集成工艺中已占据重要地位，UTS(UltraThin Stacking，超薄堆叠)结构作为堆叠结构的连接单元的工艺也广泛应用于半导体相关生产当中。当前日趋复杂和高集成度的工艺也对UTS结构连接的可靠性也要求越来越高。

然而，随着晶圆集成度的加大，在UTS的后续工艺也变得复杂，这些后续工艺对UTS本身的(特别是顶端)带来了很多可靠性问题。例如UTS的后续CMP工艺会影响阻挡层(blocklayer)的厚度，而阻挡层较薄时就会发生可靠性问题，这是本领域技术人员所不愿意见到的。

发明内容

针对上述存在的问题，本发明公开了一种键合晶圆结构，包括：

键合晶圆，所述键合晶圆设置有互不接触的第一金属层和第二金属层，且所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠；

UTS结构，设置于所述键合晶圆中以将所述第一金属层和所述第二金属层均予以电连接；

阻挡层，设置于所述键合晶圆之上，且将所述UTS结构的上表面予以覆盖；

第一氧化层，设置于所述阻挡层之上；

挡光金属层(backside metal grid，简称BMG)，设置于所述第一氧化层之上；

第二氧化层，设置于所述第一氧化层之上且将所述挡光金属层予以包覆。

上述的键合晶圆结构，其中，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括第一衬底和第一BEOL介质层；所述第二晶圆包括第二衬底和第二BEOL介质层，且所述第一BEOL介质层覆盖所述第二BEOL介质层的上表面；

其中，所述第一金属层位于所述第一BEOL介质层内，所述第二金属层位于所述第二BEOL介质层内。