[发明专利]一种基于SOI工艺的电池管理芯片电路有效
申请号: | 201610150614.7 | 申请日: | 2016-03-16 |
公开(公告)号: | CN105680107B | 公开(公告)日: | 2018-09-25 |
发明(设计)人: | 程新红;李新昌;吴忠昊;徐大伟;羊志强;俞跃辉 | 申请(专利权)人: | 中国科学院上海微系统与信息技术研究所 |
主分类号: | H01M10/42 | 分类号: | H01M10/42;H01L27/02;H01L27/092 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 罗泳文 |
地址: | 200050 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 soi 工艺 电池 管理 芯片 电路 | ||
1.一种基于SOI工艺的电池管理芯片电路,其特征在于,所述电池管理芯片电路基于SOI高压工艺集成,所述电池管理芯片电路采用的高压MOS管为基于SOI工艺的高压MOS器件单元,所述基于SOI工艺的高压MOS器件单元包括:
SOI衬底,包括硅衬底、绝缘层以及顶层硅;所述顶层硅中形成有NMOS器件或/及PMOS器件;
所述NMOS器件形成于所述顶层硅的P阱区域,包括N+型源区、N+型漏区、栅极结构、P+型体区,所述P+型体区与N+型源区之间采用浅沟道结构隔离;
所述PMOS器件形成于所述顶层硅的N阱区域,包括P+型源区、P+型漏区、栅极结构、N+型体区,所述N+型体区与P+型源区之间采用浅沟道结构隔离,
所述基于SOI工艺的MOS器件单元之间采用深沟槽结构隔离,所述深沟槽结构包括至少贯穿所述顶层硅的深沟槽以及填充于所述深沟槽内的绝缘材料。
2.根据权利要求1所述的基于SOI工艺的电池管理芯片电路,其特征在于:所述基于SOI工艺的MOS器件单元包括NMOS器件及PMOS器件,且所述NMOS器件及PMOS器件之间采用浅沟道结构隔离。
3.根据权利要求1所述的基于SOI工艺的电池管理芯片电路,其特征在于:所述NMOS器件包括分别对应于N+型源区、N+型漏区、栅极结构、P+型体区的4个引出端。
4.根据权利要求1所述的基于SOI工艺的电池管理芯片电路,其特征在于:所述PMOS器件包括分别对应于P+型源区、P+型漏区、栅极结构、N+型体区的4个引出端。
5.根据权利要求1所述的基于SOI工艺的电池管理芯片电路,其特征在于:所述电池管理芯片电路的工作电压为0~60V。
6.根据权利要求1~5任意一项所述的基于SOI工艺的电池管理芯片电路,其特征在于:所述电池管理芯片电路包括模拟调制器输入的接口电路,所述接口电路包括:基于SOI工艺集成的第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一二极管、第二二极管、第一电容以及第二电容,其中,所述第一MOS管、第二MOS管、第三MOS管、第四MOS管的源端与第一二极管、第二二极管的正极相连,并与输入电压相连,所述第一MOS管的栅极、第四MOS管的栅极以及第三MOS管的漏极与第一二极管的负极以及第一电容的负极相连,所述第二MOS管、第三MOS管的栅极以及第四MOS管的漏极与第二二极管的负极以及第二电容的负极相连,所述第一电容及第二电容的正极分别连接非交叠互补时钟信号;所述第一MOS管及第二MOS管的漏极分别作为电路的输出端。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所,未经中国科学院上海微系统与信息技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610150614.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:动力电池液冷系统以及温度均衡的方法
- 下一篇:离子传导膜结构