[发明专利]一种基于FPGA的数字处理及控制系统

权利要求书

1.一种基于FPGA的数字处理及控制系统，其特征在于该系统由信号采集模块、数据传输模块、信号处理模块构成，其中数据传输模块包括：光纤数传板、光纤背板1、光纤背板2，光纤数传板包括：FPGA、光纤接口1、光纤接口2、光纤接口3、光纤接口4，信号处理模块包括：DSP处理板1、DSP处理板2；具体的，信号采集模块根据定时时序采集相应的48路基带复信号，然后再把数据分为上下波束各24路，其中高仰角的24路传给光纤背板1，低仰角的24路传给光纤背板2，最后两块光纤背板都经过PN3把数据传给DSP板进行keystone、脉压处理；在该系统中，信号采集模块与数据传输模块通过PMC接口连接，数据传输模块与信号处理模块通过PMC接口双向连接，光纤数传板由光纤通过光纤接口1、光纤接口2与光纤背板1连接，由光纤通过光纤接口3、光纤接口4与光纤背板2双向连接。

2.如权利要求1所述的基于FPGA的数字处理及控制系统，其征在于，所述数据传输模块由光纤数传板、光纤背板1、光纤背板2构成；光纤数传板采用基于PMC协议的DSPEED-FIBRE_Q2000板，其组成包括：FPGA、光纤接口1、光纤接口2、光纤接口3、光纤接口4，光纤数传板采用四路光纤通道通过光纤进行高速数据传输，每路通道分别传输上下波束的I、Q两路；其中，FPGA采用Xilinx公司的VertexIIPro芯片，其先进的RocketIO高速串行接口可直接驱动双向光纤收发模块，单路光纤模块可达1Gbit/s，四路同时工作可达4Gbit/s，每一路可全双工工作，FPGA通过link口或EMIFB或PCI接口控制器与母板（C6455板）进行数据交换，FPGA包含片内逻辑模块、发送通道和接收通道。

3.如权利要求1所述的DSP处理板采用DSPEED_Q6455通用信号处理板，单板上配置四片TI公司最新DSP芯片-TMS320C6455，峰值处理能力为4×8000MIPS/9600MIPS，DSP之间的互联基于新型串行点到点高速传速协议-SRIO（SerialRapidIO）协议，板内DSP之间的持续传输有效带宽为1.72GB/s（全双工），每个DSP最多可外接512MBDDRII-SDRAM，持续访问速率最高可达1.8GB/s，每个DSP的EMIFA上接4MBFlash、8MBSBSRAM，并以64位同步的方式与FPGA接口，每个DSP的32位、33/66MHz的PCI接口通过CPCI总线互联并与主机交互；DSP处理板上还有两个PMC子板接口，其中PCI部分为32位、33/66MHz模式，并分别在JN3和JN4上定义了20对差分IO，若以源同步方式按FPDP协议传输，每个PMC总带宽高达3.2GB/s。

4.如权利要求2所述的FPGA片内逻辑模块包括：RocketI/O初始化控制模块、RocketI/O复位控制模块、RocketI/O发送端状态控制模块、RocketI/O接收端状态控制模块、片内FIFO控制模块；其中，RocketI/O初始化控制模块用于完成RocketI/O内核的工作方式和模式的设置；RocketI/O复位控制模块的功能是根据RocketI/O发送端和接收端对复位信号的要求，分别产生RocketI/O的接收端复位信号和发送端复位信号；RocketI/O发送端状态控制模块的功能有：（1）发送时钟校验序列，（2）不断检测发送使能使能信号，判断是否有数据需要通过光纤传输，（3）如果数据需要发送，RocketI/O发送状态控制模块则子弟则自动读取FPGA片内FIFO中的数据，并对数据添加帧头，并将数据写入RocketI/O的发送端，（4）根据数据有效标志位，发送本次发送的数据量，最后，为数据添加帧结束标志；RocketIO接收端状态控制模块的功能是：（1）对RocketIO接收端接收到的数据进行检测，如果检测到帧头标志（特征码0xFBFB），则RocketIO接收端状态控制模块将接收到的有效传输数据写入FPGA的片内FIFO中，（2）检测帧结束标志（特征码0xFDFD），判断一次传输的结束，并发出本次接收结束信号REC_COMPLETE。