[发明专利]用于单端信号均衡的装置和方法

说明书

本发明涉及利用可编程的1‑抽头决定反馈均衡器的单端信号均衡。一种装置包括第一电路和第二电路。第一电路可被配置为(i)接收在耦合到存储器通道的数据总线的单端线路上携带的输入值的序列，(ii)将输入值的所述序列的前一输入值限幅，以生成前一输出值，(iii)将输入值的所述序列的当前输入值限幅，以生成当前输出值，及(iv)在差分线路上呈现所述当前输出值。在输入值的所述序列中前一输入值一般在所述当前输入值前面。第二电路可被配置为基于抽头系数值解码所述前一输入值，以生成适于减小在所述当前输入值中由所述前一输入值引起的符号间干扰的多个反馈值。

技术领域

本申请一般涉及信号均衡，并且更具体地，涉及用于实现利用可编程的1-抽头决定反馈均衡器的单端信号均衡的方法和/或装置。

背景技术

DDR4 SDRAM(第四代双倍数据率同步动态随机存取存储器) 的常规接口以高达3.2千兆位每秒的数据率操作。通道降级会在接口的接收器侧造成可以被闭合的数据眼。印刷电路板迹线的介电和电阻损耗促成通道降级。迹线呈现依赖频率的衰减，这会造成脉冲频散和符号间干扰(ISI)。来自连接器并经由信号路径中的柱脚的阻抗不连续引起反射，这会生成更多ISI并进一步降低信噪比。随着DDR4 SDRAM的数据率提高，通道损耗和反射变得显著。

期望实现利用可编程的1-抽头决定反馈均衡器的单端信号均衡。

发明内容

本发明涉及包括第一电路和第二电路的装置。第一电路被配置为(i)接收在耦合到存储器通道的数据总线的单端线路上携带的输入值的序列，(ii)将输入值的序列的前一输入值限幅，以生成前一输出值，(iii)将输入值的序列的当前输入值限幅，以生成当前输出值，及(iv)在差分线路上呈现当前输出值。前一输入值在输入值的序列中在当前输入值前面。第二电路被配置为基于抽头系数值解码前一输入值，以生成适于减小在当前输入值中由前一输入值引起的符号间干扰的多个反馈值。

在上述装置方面的一些实施例中，(i)第二电路包括单抽头决定反馈均衡器(DFE)电路并且(ii)抽头系数值是可编程的。

在一些实施例中，上述装置方面还包括第三电路，该第三电路被配置为在输入值被第一电路接收之前从当前输入值减去均衡值。

在上述装置方面的一些实施例中，第三电路包括差分放大器，该差分放大器接收在第一晶体管的第一栅极处的输入值的序列和在第二晶体管的第二栅极处的参考电压。

在一些实施例中，上述装置方面还包括第四电路，该第四电路被配置为通过放大反馈值生成均衡值。

在上述装置方面的一些实施例中，(i)每个反馈值由具有正分量和负分量的各自差分信号携带并且(ii)第四电路包括(a)并联连接到第三电路的第一晶体管并且由反馈值的正分量控制的第一多个晶体管和(b)并联连接到第三电路的第二晶体管并且由反馈值的负分量控制的第二多个晶体管。

在上述装置方面的一些实施例中，通过第四电路和第一电路的延迟是至多100微微秒。

在上述装置方面的一些实施例中，第二电路包括延迟电路，该延迟电路被配置为延迟前一输出值一个时钟周期。

在上述装置方面的一些实施例中，第二电路还包括乘法电路，其被配置为用抽头系数值乘以前一输出值，以生成反馈值。

在上述装置方面的一些实施例中，数据总线是双数据率(DDR) 存储器模块的地址/命令总线。

在上述装置方面的一些实施例中，DDR存储器模块包括双数据率第四代(DDR4)双列直插存储器模块(DIMM)。

在上述装置方面的一些实施例中，该装置实现寄存时钟驱动器 (RCD)电路。

在上述装置方面的一些实施例中，RCD电路是至少与双数据率第四代(DDR4)兼容的。